Detail projektu
Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace
Období řešení: 1. 3. 2012 - 30. 11. 2015
Typ projektu: grant
Kód: LD12036
Agentura: Ministerstvo školství, mládeže a tělovýchovy České republiky
Program: COST CZ (2011-2017)
číslicový obvod, hlídací obvody, systémy odolné proti poruchám, SEU, simulace, generátor, testování, verifikace, FPGA,
rekonfigurace, řadič, metodika
Projekt má tyto cíle a kroky řešení:
1) Vývoj a implementace nové metodiky návrh systémů odolných proti poruchám do FPGA včetně detekce poruch, lokalizace poruchy, rekonfigurace a synchronizace po rekonfiguraci.
2) Vývoj a implementaci nové metodiky pro automatické generování diagnostických komponent pro on-line testování systémů implementovaných do FPGA.
3) Vývoj technik pro ověření kvality návrhu systémů odolných proti poruchám, vývoj injektoru SEU poruch použitelné pro rekonfigurovatelné platformy.
4) Experimentální ověření metodiky.
5) Analýza výsledků projektu.
Čekan Ondřej, Ing., Ph.D. (UPSY FIT VUT) , spoluřešitel
Kaštil Jan, Ing. (UPSY FIT VUT) , spoluřešitel
Mičulka Lukáš, Ing. (UPSY FIT VUT) , spoluřešitel
Podivínský Jakub, Ing., Ph.D. (UPSY FIT VUT) , spoluřešitel
Straka Martin, Ing., Ph.D. (UPSY FIT VUT) , spoluřešitel
Strnadel Josef, Ing., Ph.D. (UPSY FIT VUT) , spoluřešitel
Zachariášová Marcela, Ing., Ph.D. (UPSY FIT VUT) , spoluřešitel
Krčma Martin, Ing. (UPSY FIT VUT)
Szurman Karel, Ing., Ph.D. (UPSY FIT VUT)
- zip ArchGen: Nástroj pro generování odolných architektur z jazyka VHDL 470 KB
- zip Generátor assemleru pro RISC procesor 535 KB
- zip GPDRC: Řadič částečné dynamické rekonfigurace pro odolné architektury 94 KB
- zip CheckGen: Nástroj pro generování hlídacích obvodů v jazyce VHDL 225 KB
- zip Nástroj pro generování architektur odolných proti poruchám 810 KB
- zip Řidící jednotka robota pro hledání cesty v bludišti 231 KB
- zip Simulace robota pro hledání cesty v bludišti a jeho prostředí 311 KB
- zip Verifikační prostředí pro řidící jednotku robota hledající cestu v bludišti 350 KB
2015
- ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Automation and Optimization of Coverage-driven Verification. In: Proceedings of the 18th Euromicro Conference on Digital Systems Design. Funchal: IEEE Computer Society, 2015, s. 87-94. ISBN 978-1-4673-8035-5. Detail
- KRČMA Martin, KOTÁSEK Zdeněk a KAŠTIL Jan. Fault Tolerant Field Programmable Neural Networks. In: 1st IEEE Nordic Circuits and Systems (NORCAS) Conference. Oslo: IEEE Computer Society, 2015, s. 1-4. ISBN 978-1-4673-6575-8. Detail
- PODIVÍNSKÝ Jakub, ZACHARIÁŠOVÁ Marcela, ČEKAN Ondřej a KOTÁSEK Zdeněk. FPGA Prototyping and Accelerated Verification of ASIPs. In: IEEE 18th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Belgrade: IEEE Computer Society, 2015, s. 145-148. ISBN 978-1-4799-6780-3. Detail
- KRČMA Martin. FPNN - neuronové sítě v FPGA. In: Počítačové architektury a diagnostika PAD 2015. Zlín: Univerzita Tomáše Bati ve Zlíně, 2015, s. 81-86. ISBN 978-80-7454-522-1. Detail
- ČEKAN Ondřej. Principy generování verifikačních stimulů. In: Počítačové architektury a diagnostika PAD 2015. Zlín: Fakulta aplikované informatiky, Univerzita Tomáše Bati ve Zlíně, 2015, s. 13-18. ISBN 978-80-7454-522-1. Detail
- PODIVÍNSKÝ Jakub, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Radiation Impact on Mechanical Application Driven by FPGA-based Controller. In: Proceedings of The Fourth Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Grenoble: COST, European Cooperation in Science and Technology, 2015, s. 13-16. Detail
- ČEKAN Ondřej, PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. Software Fault Tolerance: the Evaluation by Functional Verification. In: Proceedings of the 18th Euromicro Conference on Digital Systems Design. Funchal: IEEE Computer Society, 2015, s. 284-287. ISBN 978-1-4673-8035-5. Detail
- PODIVÍNSKÝ Jakub, ČEKAN Ondřej, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. The Evaluation Platform for Testing Fault-Tolerance Methodologies in Electro-mechanical Applications. Microprocessors and Microsystems, roč. 39, č. 8, 2015, s. 1215-1230. ISSN 0141-9331. Detail
- ČEKAN Ondřej, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Universal Pseudo-random Generation of Assembler Codes for Processors. In: Proceedings of The Third Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Grenoble: COST, European Cooperation in Science and Technology, 2015, s. 70-73. Detail
2014
- ZACHARIÁŠOVÁ Marcela. Application of Evolutionary Computing for Optimization of Functional Verification. In: Počítačové architektury a diagnostika 2014. Liberec: Technická univerzita v Liberci, 2014, s. 135-140. ISBN 978-80-7494-027-9. Detail
- MATUŠOVÁ Lucie, KAŠTIL Jan a KOTÁSEK Zdeněk. Automatic Construction of On-line Checking Circuits Based on Finite Automata. In: 17th Euromicro Conference on Digital Systems Design. Verona: IEEE Computer Society, 2014, s. 326-332. ISBN 978-0-7695-5074-9. Detail
- STRNADEL Josef a POKORNÝ Martin. Comparing Availability-Aware Real-Time Schedulers by Means of Configurable Experimental Framework. In: Proceedings of the 2014 17th Euromicro Conference on Digital System Design. Los Alamitos: IEEE Computer Society, 2014, s. 333-340. ISBN 978-1-4799-5793-4. Detail
- PODIVÍNSKÝ Jakub, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Complex Control System for Testing Fault-Tolerance Methodologies. In: Proceedings of The Third Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Dresden: COST, European Cooperation in Science and Technology, 2014, s. 24-27. ISBN 978-2-11-129175-1. Detail
- KOTÁSEK Zdeněk a MIČULKA Lukáš. Generic Partial Dynamic Reconfiguration Controller for Transient and Permanent Fault Mitigation in Fault Tolerant Systems Implemented Into FPGA. In: 17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Warszawa: IEEE Computer Society, 2014, s. 171-174. ISBN 978-0-7695-5074-9. Detail
- STRNADEL Josef a SLIMAŘÍK František. Impact of Software Fault Tolerance to Fault Effects in OS-Driven RT Systems. Computing and Informatics, roč. 33, č. 4, 2014, s. 757-782. ISSN 1335-9150. Detail
- ČEKAN Ondřej, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. Solving of Constraint Satisfaction Problem. In: Proceedings of the 20th Conference STUDENT EEICT 2014. Volume 3. Brno: Fakulta informačních technologií VUT v Brně, 2014, s. 291-295. ISBN 978-80-214-4924-4. Detail
- SZURMAN Karel, MIČULKA Lukáš a KOTÁSEK Zdeněk. State Synchronization after Partial Reconfiguration of Fault Tolerant CAN Bus Control System. In: 17th Euromicro Conference on Digital Systems Design. Verona: IEEE Computer Society, 2014, s. 704-707. ISBN 978-1-4799-5793-4. Detail
- SZURMAN Karel. Synchronization Methodology for Fault Tolerant System Recovery After Its Failure. In: Počítačové architektury & diagnostika 2014. Malá Skála: Technická univerzita v Liberci, 2014, s. 111-116. ISBN 978-80-7494-027-9. Detail
- PODIVÍNSKÝ Jakub. Testing Fault-Tolerance Properties in FPGA based Electro-mechanical Applications. In: Počítačové architektury a diagnostika 2014. Liberec: Technická univerzita v Liberci, 2014, s. 13-18. ISBN 978-80-7494-027-9. Detail
- PODIVÍNSKÝ Jakub, ČEKAN Ondřej, ZACHARIÁŠOVÁ Marcela a KOTÁSEK Zdeněk. The Evaluation Platform for Testing Fault-Tolerance Methodologies in Electro-mechanical Applications. In: 17th Euromicro Conference on Digital Systems Design. Verona: IEEE Computer Society, 2014, s. 312-319. ISBN 978-1-4799-5793-4. Detail
- SZURMAN Karel, MIČULKA Lukáš a KOTÁSEK Zdeněk. Towards a State Synchronization Methodology for Recovery Process after Partial Reconfiguration of Fault Tolerant Systems. In: 9th IEEE International Conference on Computer Engineering and Systems. Káhira: IEEE Computer Society, 2014, s. 231-236. ISBN 978-1-4799-6594-6. Detail
- ČEKAN Ondřej. Universal Generation of Test Vectors for Functional Verification. In: Počítačové architektury a diagnostika 2014. Liberec: Technická univerzita v Liberci, 2014, s. 44-49. ISBN 978-80-7494-027-9. Detail
2013
- ZACHARIÁŠOVÁ Marcela, BOLCHINI Cristiana a KOTÁSEK Zdeněk. Analysis and Comparison of Functional Verification and ATPG for Testing Design Reliability. In: IEEE 16th International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Karlovy Vary: IEEE Computer Society, 2013, s. 275-278. ISBN 978-1-4673-6133-0. Detail
- ZACHARIÁŠOVÁ Marcela, BOLCHINI Cristiana a KOTÁSEK Zdeněk. Analysis and Comparison of Functional Verification and ATPG for Testing Design Reliability. In: Proceedings of The Second Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Avignon: COST, European Cooperation in Science and Technology, 2013, s. 35-38. ISBN 978-2-11-129175-1. Detail
- SZURMAN Karel, KAŠTIL Jan, STRAKA Martin a KOTÁSEK Zdeněk. Fault Tolerant CAN Bus Control System Implemented into FPGA. In: IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2013. Karlovy Vary: IEEE Computer Society, 2013, s. 289-292. ISBN 978-1-4673-6136-1. Detail
- SZURMAN Karel. Fault Tolerant CAN Bus Control System Implemented into FPGA and its synchronization after failure and recovery. In: Počítačové architektury & diagnostika 2013. Plzeň: Západočeská univerzita v Plzni, 2013, s. 21-26. ISBN 978-1-4673-6136-1. Detail
- STRAKA Martin, KAŠTIL Jan, KOTÁSEK Zdeněk a MIČULKA Lukáš. Fault Tolerant System Design and SEU Injection Based Testing. Microprocessors and Microsystems, roč. 2013, č. 37, s. 155-173. ISSN 0141-9331. Detail
- MIČULKA Lukáš, STRAKA Martin a KOTÁSEK Zdeněk. Methodology for Fault Tolerant System Design Based on FPGA Into Limited Redundant Area. In: 16th Euromicro Conference on Digital System Design: Architectures, Methods and Tools. Santander: IEEE Computer Society, 2013, s. 227-234. ISBN 978-0-7695-5074-9. Detail
- MIČULKA Lukáš. Metoda návrh systémů odolných proti poruchám do omezeného implementačního prostoru na bázi FPGA. In: Počítačové architektury & diagnostika 2013. Plzeň: Západočeská univerzita v Plzni, 2013, s. 63-68. ISBN 978-80-261-0270-0. Detail
- ZACHARIÁŠOVÁ Marcela. New Methods for Increasing Efficiency and Speed of Functional Verification Processes. In: Počítačové architektury a diagnostika PAD 2013. Plzeň: Západočeská univerzita v Plzni, 2013, s. 111-116. ISBN 978-80-261-0270-0. Detail
- STRNADEL Josef. Plánování úloh v systémech RT - V: zvyšování provozuschopnosti systémů. Automa, roč. 19, č. 2, 2013, s. 46-49. ISSN 1210-9592. Detail
- MIČULKA Lukáš a KOTÁSEK Zdeněk. Synchronization Technique for TMR System After Dynamic Reconfiguration on FPGA. In: The Second Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale (MEDIAN 2013). Avignon: Politecnico di Milano, 2013, s. 53-56. ISBN 978-2-11-129175-1. Detail
2012
- ZACHARIÁŠOVÁ Marcela. Acceleration of Functional Verification in the Development Cycle of Hardware Systems. In: Počítačové architektury a diagnostika. Praha: České vysoké učení technické, 2012, s. 73-78. ISBN 978-80-01-05106-1. Detail
- KAŠTIL Jan, STRAKA Martin, MIČULKA Lukáš a KOTÁSEK Zdeněk. Dependability Analysis of Fault Tolerant Systems Based on Partial Dynamic Reconfiguration Implemented into FPGA. In: 15th Euromicro Conference on Digital System Design: Architectures, Methods and Tools. Cesme-Izmir: IEEE Computer Society, 2012, s. 250-257. ISBN 978-0-7695-4798-5. Detail
- MIČULKA Lukáš a KOTÁSEK Zdeněk. Design Sychronization after Partial Dynamic Reconfiguration of Fault Tolerant System. In: 15th Euromicro Conference on Digital System Design: Architectures, Methods and Tools. Cesme-Izmir: IEEE Computer Society, 2012, s. 20-21. ISBN 978-3-902457-33-2. Detail
- KAŠTIL Jan, STRAKA Martin a KOTÁSEK Zdeněk. Methodology for Increasing Reliability of FPGA Design via Partial Reconfiguration. In: The First Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale (MEDIAN'12). Annecy: Politecnico di Milano, 2012, s. 1-4. Detail
- STRAKA Martin, KAŠTIL Jan a KOTÁSEK Zdeněk. Methodology for Reliability Analysis of FPGA-based Fault Tolerant Systems. In: CSE'2012 International Scientific Conference on Computer Science and Engineering. Košice: Technická univerzita v Košiciach, 2012, s. 146-153. ISBN 978-80-8143-049-7. Detail
- MIČULKA Lukáš. Metoda návrh systémů odolných proti poruchám do omezeného implementačního prostoru na bázi FPGA. In: Počítačové architektury & diagnostika 2012. Praha: Fakulta informačních technologií ČVUT, 2012, s. 109-115. ISBN 978-80-01-05106-1. Detail
- STRNADEL Josef a SLIMAŘÍK František. On Distribution and Impact of Fault Effects at Real-Time Kernel and Application Levels. In: Proceedings of the 15th Euromicro Conference on Digital System Design: Architectures, Methods and Tools. Pistacaway: IEEE Computer Society, 2012, s. 272-279. ISBN 978-0-7695-4798-5. Detail
- STRAKA Martin, MIČULKA Lukáš, KAŠTIL Jan a KOTÁSEK Zdeněk. Test Platform for Fault Tolerant Systems Design Qualities Verification. In: 15th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Tallin: IEEE Computer Society, 2012, s. 336-341. ISBN 978-1-4673-1185-4. Detail
- ZACHARIÁŠOVÁ Marcela a LENGÁL Ondřej. Towards Beneficial Hardware Acceleration in HAVEN: Evaluation of Testbed Architectures. FIT-TR-2012-03, Brno: Fakulta informačních technologií VUT v Brně, 2012. Detail
- ZACHARIÁŠOVÁ Marcela a LENGÁL Ondřej. Towards Beneficial Hardware Acceleration in HAVEN: Evaluation of Testbed Architectures. Lecture Notes in Computer Science, roč. 2013, č. 7857, 2012, s. 266-273. ISSN 0302-9743. Detail
- ZACHARIÁŠOVÁ Marcela, KAŠTIL Jan a KOTÁSEK Zdeněk. Verification of Fault-tolerant Methodologies for FPGA Systems. In: The First Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale (MEDIAN'12). Annecy: Politecnico di Milano, 2012, s. 55-58. Detail
2015
- GPDRC: Řadič částečné dynamické rekonfigurace pro odolné architektury, software, 2015
Autoři: Straka Martin, Kaštil Jan Detail - Nástroje pro generování odolných architektur a hlídacích obvodů z jazyka VHDL, software, 2015
Autoři: Straka Martin Detail
2012
- Externí SEU Injektor, software, 2012
Autoři: Kaštil Jan Detail