Detail publikace

Fault Tolerant System Design and SEU Injection based Testing

STRAKA, M.; KAŠTIL, J.; KOTÁSEK, Z.; MIČULKA, L. Fault Tolerant System Design and SEU Injection based Testing. Microprocessors and Microsystems, 2013, vol. 2013, no. 37, p. 155-173. ISSN: 0141-9331.
Název česky
Návrh systémů odolných proti poruchám a testování pomocí SEU injekce
Typ
článek v časopise
Jazyk
anglicky
Autoři
Straka Martin, Ing., Ph.D.
Kaštil Jan, Ing., Ph.D.
Kotásek Zdeněk, doc. Ing., CSc.
Mičulka Lukáš, Ing., Ph.D.
Klíčová slova

fault tolerant system, FPGA, partial reconfiguration, controller, on-line checker, duplex, TMR, SEU, simulation, framework, fault injection

Abstrakt

Příspěvek prezentuje ucelenou metodiku pro návrh systémů odolných proti poruchám do obvodů FPGA, které využívají jako mechanizmus opravy částečnou dynamickou rekonfiguraci. Jsou popsány některé techniky a principy v této oblasti. Následně je popsána metodika pro konstrukci hlídacích obvodů, jsou prezentovány nové architektury odolné proti poruchám a referenční struktura takového systému. Pro řízení opravného mechanizmu, řadič rekonfigurace byl vyvinut a implementován. Bylo provedeno několik experimentů s injekcí SEU poruch do konkrétních architektur za pomoci vyvinutého SEU simulačního frameworku.

Rok
2013
Strany
155–173
Časopis
Microprocessors and Microsystems, roč. 2013, č. 37, ISSN 0141-9331
Kniha
Microprocessors and Microsystems Journal SI: Digital System Safety and Security
BibTeX 
@article{BUT91471,
  author="Martin {Straka} and Jan {Kaštil} and Zdeněk {Kotásek} and Lukáš {Mičulka}",
  title="Fault Tolerant System Design and SEU Injection based Testing",
  journal="Microprocessors and Microsystems",
  year="2013",
  volume="2013",
  number="37",
  pages="155--173",
  issn="0141-9331",
  url="https://www.fit.vut.cz/research/publication/9902/"
}
Nahoru