Detail publikace

Design Sychronization after Partial Dynamic Reconfiguration of Fault Tolerant System

MIČULKA, L.; KOTÁSEK, Z. Design Sychronization after Partial Dynamic Reconfiguration of Fault Tolerant System. 15th Euromicro Conference on Digital System Design: Architectures, Methods and Tools. Cesme-Izmir: IEEE Computer Society, 2012. p. 20-21. ISBN: 978-3-902457-33-2.
Název česky
Synchronizace návrhu po provedení částečné dynamické rekonfiguraceon of Fault Tolerant System
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Mičulka Lukáš, Ing., Ph.D.
Kotásek Zdeněk, doc. Ing., CSc.
Klíčová slova

FPGA, reconfiguration, synchronization

Abstrakt

Tento článek je zaměřen na prezentaci metod synchronizace návrhu po provedení částečné dynamické rekonfigurace v FPGA a dále je představen návrh nové metody, které vychází z jedné starší často používané metody.

Rok
2012
Strany
20–21
Sborník
15th Euromicro Conference on Digital System Design: Architectures, Methods and Tools
ISBN
978-3-902457-33-2
Vydavatel
IEEE Computer Society
Místo
Cesme-Izmir
BibTeX 
@inproceedings{BUT97023,
  author="Lukáš {Mičulka} and Zdeněk {Kotásek}",
  title="Design Sychronization after Partial Dynamic Reconfiguration of Fault Tolerant System",
  booktitle="15th Euromicro Conference on Digital System Design: Architectures, Methods and Tools",
  year="2012",
  pages="20--21",
  publisher="IEEE Computer Society",
  address="Cesme-Izmir",
  isbn="978-3-902457-33-2"
}
Nahoru