Detail publikace

Acceleration of Functional Verification in the Development Cycle of Hardware Systems

ZACHARIÁŠOVÁ, M. Acceleration of Functional Verification in the Development Cycle of Hardware Systems. Počítačové architektury a diagnostika. Praha: Czech Technical University, 2012. p. 73-78. ISBN: 978-80-01-05106-1.
Název česky
Využití akcelerace funkční verifikaci při vývoji hardwarových systémů
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Zachariášová Marcela, Ing., Ph.D. (UPSY)
Klíčová slova

funkční verifikace, hardwarová akcelerace, genetický algoritmus, optimalizace

Abstrakt

Funkční verifikace je technika, která ověřuje korektnost hardwarového systému vzhledem k dané specifikaci. Složitost moderních počítačových systémů výrazně roste a proces verifikace zabírá značné množství času při vývoji systémů. V současnosti je velkou výzvou najít vhodnou akcelerační techniku. Práce představuje strategii pro akceleraci funkční verifikace pomocí FPGA a to umístěním části komponent verifikačního prostředí do FPGA. Druhá strategie optimalizuje a automatizuje techniku funkční verifikace označovanou jako verifikace řízená pokrytím pomocí genetického algoritmu.    

Rok
2012
Strany
73–78
Sborník
Počítačové architektury a diagnostika
ISBN
978-80-01-05106-1
Vydavatel
Czech Technical University
Místo
Praha
BibTeX 
@inproceedings{BUT97039,
  author="Marcela {Zachariášová}",
  title="Acceleration of Functional Verification in the Development Cycle of Hardware Systems",
  booktitle="Počítačové architektury a diagnostika",
  year="2012",
  pages="73--78",
  publisher="Czech Technical University",
  address="Praha",
  isbn="978-80-01-05106-1"
}
Nahoru