Detail práce

Implementace jednotky pro obsluhu bootování Intel FPGA

Bakalářská práce Student: Hak Tomáš Akademický rok: 2021/2022 Vedoucí: Matoušek Jiří, Ing., Ph.D.
Název anglicky
Implementation of a Boot Controller for Intel FPGAs
Jazyk práce
český
Abstrakt

Tato práce se dotýká využití technologie FPGA v oblasti počítačových sítí, konkrétně pro hardwarovou akceleraci zpracování síťového provozu na síťové kartě vyvíjené sdružením CESNET, z. s. p. o. Technologie FPGA je oblíbená zejména díky možnosti snadno rekonfigurovat čip a opravit tak případné chyby či aktualizovat firmware. Práce nejprve pojednává o návrhu a implementaci nové jednotky pro Intel FPGA, která bude schopná komunikovat s externí konfigurační flash pamětí čipu osazeného na výše zmiňované kartě. Dále pak řeší návrh a implementaci softwarového nástroje, který bude umožňovat skrze nově implementovanou firmwarovou jednotku nahrát do flash paměti nová konfigurační data a vynutit si rekonfigurování FPGA čipu pomocí těchto nově nahraných dat. Ke konci práce je funkcionalita nově implementovaného systému otestována v praxi.

Klíčová slova

FPGA, konfigurace, Intel, Stratix 10, Agilex, Active Serial, QSPI, CESNET, bitstream, SDM, SDM Client, RSU, Mailbox

Ústav
Studijní program
Informační technologie
Soubory
Stav
obhájeno, hodnocení D
Obhajoba
14. června 2022
Oponent
Průběh obhajoby

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm ...

Otázky u obhajoby
  1. V kapitole 4.3 je zmíněno, že do flash paměti je nutné zapisovat bity dat v opačném pořadí. V nástroji je však možné vygenerovat ".rpd" soubor, kde je pořadí bitů již upravené. Je takto vygenerovaný soubor detekován, je případně možné ho detekovat?
  2. Je nějakým způsoben detekováno, že při rebootu FPGA do některého z aplikačních bitstreamů došlo k chybě (neplatný či poškozený bitstream)? 
  3. Je možné nějakým způsobem zaručit nabootování správného bitstreamu a zabránění nahrání a spuštění neautorizovaného bitstreamu?
Komise
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY FIT VUT), předseda
Hradiš Michal, Ing., Ph.D. (UPGM FIT VUT), člen
Jaroš Jiří, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Křivka Zbyněk, Ing., Ph.D. (UIFS FIT VUT), člen
Lengál Ondřej, Ing., Ph.D. (UITS FIT VUT), člen
Citace
HAK, Tomáš. Implementace jednotky pro obsluhu bootování Intel FPGA. Brno, 2022. Bakalářská práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2022-06-14. Vedoucí práce Matoušek Jiří. Dostupné z: https://www-dev.fit.vutbr.cz/study/thesis/24669/
BibTeX
@bachelorsthesis{FITBT24669,
    author = "Tom\'{a}\v{s} Hak",
    type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
    title = "Implementace jednotky pro obsluhu bootov\'{a}n\'{i} Intel FPGA",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2022,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/24669/"
}
Nahoru