Detail projektu

Hardware-Aware Machine Learning: From Automated Design to Innovative and Explainable Solutions

Období řešení: 1. 1. 2024 – 31. 12. 2026

Typ projektu: grant

Kód: GA24-10990S

Agentura: Grantová agentura České republiky

Program: Standardní projekty

Název česky
Strojové učení zohledňující hardware: Od automatizovaného návrhu k inovativním a vysvětlitelným řešením
Typ
grant
Klíčová slova

evoluční algoritmus;aproximativní počítání;hluboká neuronová síť;strojové
učení;hardwarový akcelerátor;vysvětlitelnost;automatizace návrhu;

Abstrakt

Vzhledem k tomu, že technologie strojového učení (ML) proniká do vestavěných
zařízení, je žádoucí vytvořit novou třídu algoritmů pro automatizaci návrhu,
která by byla schopna generovat hardwarově orientované implementace algoritmů ML.
Kromě toho je dnes investováno velké úsilí do vývoje vysvětlitelného ML.
Předpokládáme, že dobu návrhu hardwarových implementací ML systémů vykazujících
další vlastnosti (např. vysvětlitelné chování) lze podstatně zkrátit, pokud
použité algoritmy automatizace návrhu využijí vhodné náhradní modely pro odhad
přesnosti, hardwarových parametrů a dalších vlastností. Kromě vývoje vhodných
náhradních modelů vytvoříme novou metodu založenou na genetickém programování pro
automatizovaný návrh vysoce optimalizovaných ML modelů vykazujících vynikající
kompromisy mezi kvalitou výstupu, hardwarovými parametry a vysvětlitelností.
Návrhová metoda a ML modely automaticky generované touto metodou budou
vyhodnoceny v případových studiích zahrnujících klasifikátory obrazu, hodnocení
Parkinsonovy nemoci a klasifikátory příkazů ze signálů vytvářených mozkem.

Řešitelé
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY) – hlavní řešitel
Drahošová Michaela, Ing., Ph.D. (UPSY)
Hurta Martin, Ing. (UPSY)
Malik Aamir Saeed, prof., Ph.D. (UPSY)
Mrázek Vojtěch, Ing., Ph.D. (UPSY)
Piňos Michal, Ing. (UPSY)
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY)
Zaheer Muhammad Asad (UPSY)
Publikace

2025

  • HURTA, M.; OVESNÁ, A.; MRÁZEK, V.; SEKANINA, L. Multi-Objective Evolutionary Design of Explainable EEG Classifier. Genetic Programming, 28th European Conference, EuroGP 2025. Terst: 2025. Detail
  • MASÁR, F.; MRÁZEK, V.; SEKANINA, L. Late Breaking Result: FPGA-Based Emulation and Fault Injection for CNN Inference Accelerators. 2025 Design, Automation & Test in Europe Conference & Exhibition (DATE). Lyon: Institute of Electrical and Electronics Engineers, 2025. Detail
  • MRÁZEK, V.; VAŠÍČEK, Z. AxMED: Formal Analysis and Automated Design of Approximate Median Filters using BDDs. 2025 IEEE International Symposium on Circuits and Systems (ISCAS). London: 2025. Detail
  • SEKANINA, L.; JŮZA, T. Genetic Programming with Memory for Approximate Data Reconstruction. In Genetic Programming Theory and Practice XXI. Singapore: Springer Nature Singapore, 2025. p. 199-218. ISBN: 978-981-9600-76-2. Detail

2024

  • ARIF, M.; REHMAN, F.; SEKANINA, L.; MALIK, A. A comprehensive survey of evolutionary algorithms and metaheuristics in brain EEG-based applications. Journal of Neural Engineering, 2024, vol. 21, no. 5, p. 1-25. ISSN: 1741-2552. Detail
  • JAWED, S.; FAYE, I.; MALIK, A. Deep learning-based assessment model for Real-time identification of visual learners using Raw EEG. IEEE TRANSACTIONS ON NEURAL SYSTEMS AND REHABILITATION ENGINEERING, 2024, vol. 32, no. 1, p. 378-390. ISSN: 1558-0210. Detail
  • KLHŮFEK, J.; ŠAFÁŘ, M.; MRÁZEK, V.; VAŠÍČEK, Z.; SEKANINA, L. Exploiting Quantization and Mapping Synergy in Hardware-Aware Deep Neural Network Accelerators. In 2024 27th International Symposium on Design & Diagnostics of Electronic Circuits & Systems (DDECS). Kielce: Institute of Electrical and Electronics Engineers, 2024. p. 1-6. ISBN: 979-8-3503-5934-3. Detail
  • PIŇOS, M.; SEKANINA, L.; MRÁZEK, V. ApproxDARTS: Differentiable Neural Architecture Search with Approximate Multipliers. In 2024 The International Joint Conference on Neural Networks (IJCNN). Yokohama: Institute of Electrical and Electronics Engineers, 2024. p. 1-8. ISBN: 979-8-3503-5931-2. Detail
  • SEKANINA, L. Tutorial: Evolutionary Design Methods in Electronic Design Automation. In IEEE 42nd International Conference on Computer Design (ICCD). Milano: IEEE Computer Society, 2024. p. 689-690. ISBN: 979-8-3503-8040-8. Detail
  • VAŠÍČEK, Z.; MRÁZEK, V.; SEKANINA, L. Automated Verifiability-Driven Design of Approximate Circuits: Exploiting Error Analysis. In 2024 Design, Automation & Test in Europe Conference & Exhibition (DATE). Valencia: Institute of Electrical and Electronics Engineers, 2024. p. 1-6. ISBN: 979-8-3503-4859-0. Detail
Nahoru