Detail publikace

Advanced Fault Tolerant Bus for Multicore System Implemented in FPGA

STRAKA, M.; KAŠTIL, J.; NOVOTNÝ, J.; KOTÁSEK, Z. Advanced Fault Tolerant Bus for Multicore System Implemented in FPGA. IEEE Design and Diagnostics of Electronic Circuits and Systems DDECS'2011. Cottbus: IEEE Computer Society, 2011. p. 397-398. ISBN: 978-1-4244-9753-9.
Název česky
Odolná sběrnice pro multi-jadrove systémy implementované do FPGA
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Straka Martin, Ing., Ph.D.
Kaštil Jan, Ing., Ph.D.
Novotný Jaroslav, Ing.
Kotásek Zdeněk, doc. Ing., CSc.
Klíčová slova

FPGA, fault tolerant, bus, multicore, reconfiguration, on-line checker, TMR

Abstrakt

Příspěvek popisuje techniku navrhu systemu odolných proti poruchám. Je představena odolná sběrnice pro multi-jadrove systémy implementované do FPGA, která je vybavena hlídacími obvody a paritou.

Rok
2011
Strany
397–398
Sborník
IEEE Design and Diagnostics of Electronic Circuits and Systems DDECS'2011
ISBN
978-1-4244-9753-9
Vydavatel
IEEE Computer Society
Místo
Cottbus
BibTeX 
@inproceedings{BUT76277,
  author="Martin {Straka} and Jan {Kaštil} and Jaroslav {Novotný} and Zdeněk {Kotásek}",
  title="Advanced Fault Tolerant Bus for Multicore System Implemented in FPGA",
  booktitle="IEEE Design and Diagnostics of Electronic Circuits and Systems DDECS'2011",
  year="2011",
  pages="397--398",
  publisher="IEEE Computer Society",
  address="Cottbus",
  isbn="978-1-4244-9753-9"
}
Nahoru