Detail publikace

Physical Demonstration of Polymorphic Self-checking Circuits

RŮŽIČKA, R.; SEKANINA, L.; PROKOP, R. Physical Demonstration of Polymorphic Self-checking Circuits. Proc. of the 14th IEEE Int. On-Line Testing Symposium. Los Alamitos: IEEE Computer Society, 2008. p. 31-36. ISBN: 978-0-7695-3264-6.
Název česky
Physical Demonstration of Polymorphic Self-checking Circuits
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Růžička Richard, doc. Ing., Ph.D., MBA (UPSY)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Prokop Roman, Ing., Ph.D. (UMEL)
Klíčová slova

digital circuit, polymorphic gate, self-checking, adder

Abstrakt

Polymorfní hradla mohou být chápána jako nová rekonfigurovatelná technologie umožňující integrovat logickou funkci se schopností snímání. Článek představuje nové polymorfní hradlo NAND/NOR řízené úrovní napájecího napětí, výsledky měření provedené na tomto hradle a jeho použití v samočinně testovatelné sčítačce.

Rok
2008
Strany
31–36
Sborník
Proc. of the 14th IEEE Int. On-Line Testing Symposium
ISBN
978-0-7695-3264-6
Vydavatel
IEEE Computer Society
Místo
Los Alamitos
BibTeX 
@inproceedings{BUT30488,
  author="Richard {Růžička} and Lukáš {Sekanina} and Roman {Prokop}",
  title="Physical Demonstration of Polymorphic Self-checking Circuits",
  booktitle="Proc. of the 14th IEEE Int. On-Line Testing Symposium",
  year="2008",
  pages="31--36",
  publisher="IEEE Computer Society",
  address="Los Alamitos",
  isbn="978-0-7695-3264-6",
  url="https://www.fit.vut.cz/research/publication/8652/"
}
Nahoru