Detail publikace

Web-Based Simulator of Superscalar RISC-V Processors

JAROŠ, J.; MAJER, M.; HORKÝ, J.; VÁVRA, J. Web-Based Simulator of Superscalar RISC-V Processors. Atlanta, GA: 2024. p. 1-2.
Název česky
Webový simulátor superskalárních procesorů RISC-V
Typ
prezentace, poster
Jazyk
anglicky
Autoři
Jaroš Jiří, doc. Ing., Ph.D. (UPSY)
Majer Michal, Ing.
Horký Jakub, Ing.
Vávra Jan, Ing.
URL
Klíčová slova

Webový simulátor, RISC-V, superskalární procesor

Abstrakt

Ovládnutí výpočetních architektur je klíčové pro vývoj rychlých a energeticky
úsporných programů. Náš pokročilý simulátor umožňuje studentům i profesionálům
proniknout do základů superskalárních procesorů RISC-V, HW/SW codesignu
a optimalizačních technik pro HPC. Nabízí přizpůsobitelnou architekturu procesoru
i paměti, plnou podporu kompilátoru C a podrobné runtime statistiky, což z něj
činí komplexní vzdělávací nástroj. Díky modernímu, webovému rozhraní můžete
snadno rozvíjet své znalosti a dovednosti v oblasti výpočetních architektur.

Rok
2024
Strany
1–2
Konference
The International Conference for High Performance Computing, Networking, Storage, and Analysis, Georgia World Congress Center, Atlanta,Georgia, US
Místo
Atlanta, GA
BibTeX 
@misc{BUT196523,
  author="Jiří {Jaroš} and Michal {Majer} and Jakub {Horký} and Jan {Vávra}",
  title="Web-Based Simulator of Superscalar RISC-V Processors",
  year="2024",
  pages="1--2",
  address="Atlanta, GA",
  url="https://sc24.supercomputing.org/proceedings/poster/poster_files/post150s2-file3.pdf",
  note="presentation, poster"
}
Soubory
Nahoru