Detail publikace

Scalable P4 Deparser for Speeds Over 100 Gbps

CABAL, J.; BENÁČEK, P.; FOLTOVÁ, J.; HOLUB, J. Scalable P4 Deparser for Speeds Over 100 Gbps. Annual IEEE Symposium on Field-Programmable Custom Computing Machines. Los Alamitos: 2019. p. 323-323. ISBN: 978-1-7281-1131-5.
Název česky
Škálování P4 deparseru při rychostech vyšších než 100 Gbps
Typ
abstrakt
Jazyk
anglicky
Autoři
Cabal Jakub, Ing.
Benáček Pavel
Foltová Jana, Mgr. (UPSY)
Holub Juraj, Ing.
URL
Klíčová slova

field programmable gate arrays (FPGA), high speed networks, 100gbps, building blockes, deparser, network devices, P4 language, packet processing, packet-based, scalable architectures, computers

Abstrakt

Jazyk P4 je jazyk vhodný pro popis zpracování paketů uvnitř síťového zařízení. Typické zařízení P4 se skládá ze tří hlavních stavebních bloků: analyzátor, porovnávací + akční tabulky a deparser. Deparsing je nejnáročnější blok, protože hlavním úkolem tohoto bloku je sestavit výstupní paket na základě změn v tabulkách Match + Action. Tato operace může být v případě vysokorychlostních sítí poměrně komplikovaná. V této práci představujeme škálovatelnou architekturu (z hlediska propustnosti) deparsingového obvodu, který je vhodný pro implementaci v FPGA.

Rok
2019
Strany
323–323
Kniha
Annual IEEE Symposium on Field-Programmable Custom Computing Machines
ISBN
978-1-7281-1131-5
Místo
Los Alamitos
DOI
10.1109/FCCM.2019.00064
UT WoS
000491873200055
EID Scopus
2-s2.0-85068311347
BibTeX 
@misc{BUT163388,
  author="Jakub {Cabal} and Pavel {Benáček} and Jana {Foltová} and Juraj {Holub}",
  title="Scalable P4 Deparser for Speeds Over 100 Gbps",
  booktitle="Annual IEEE Symposium on Field-Programmable Custom Computing Machines",
  year="2019",
  pages="323--323",
  address="Los Alamitos",
  doi="10.1109/FCCM.2019.00064",
  isbn="978-1-7281-1131-5",
  url="https://ieeexplore.ieee.org/document/8735524",
  note="abstract"
}
Nahoru