Detail publikace

Test Controller Design Based on VHDL Source File Analysis

MIKA, D.; KOTÁSEK, Z.; STRNADEL, J. Test Controller Design Based on VHDL Source File Analysis. Proceedings of The Fifth International Scientific Conference Electronic Computers and Informatics 2002. VIENALA Press, Edition: 55. Letná 42, 040 01 TU Košice: The University of Technology Košice, 2002. p. 135-141. ISBN: 80-7099-879-2.
Název česky
Návrh řadiče testu na základě VHDL analýzy
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Mika Daniel, Ing., Ph.D.
Kotásek Zdeněk, doc. Ing., CSc.
Strnadel Josef, Ing., Ph.D. (UPSY)
Klíčová slova

Úroveň meziregistrových přenosů, Data Transporter, Data Processor, jednotka určená k testu

Abstrakt

Příspěvek se zabývá procesem návrhu a syntézy řadiče testu na úrovni meziregistrových přenosů. Poslopnost řídicích, adresových a synchronizačních signálů spolu s obvodovou strukturou, pro kterou je řadič navrhován, jsou vstupními údaji pro návrh. Je představena metodika, jak transformovat RTL obvod na orientovaný ohodnocený graf a posléze na VHDL kód. Všechny algoritmy a postupy uvedené v příspěvku jsou explicitně dokumentovány na konkrétních příkladech.

Rok
2002
Strany
135–141
Sborník
Proceedings of The Fifth International Scientific Conference Electronic Computers and Informatics 2002
Řada
VIENALA Press, Edition: 55
ISBN
80-7099-879-2
Vydavatel
The University of Technology Košice
Místo
Letná 42, 040 01 TU Košice
BibTeX 
@inproceedings{BUT10249,
  author="Daniel {Mika} and Zdeněk {Kotásek} and Josef {Strnadel}",
  title="Test Controller Design Based on VHDL Source File Analysis",
  booktitle="Proceedings of The Fifth International Scientific Conference Electronic Computers and Informatics 2002",
  year="2002",
  series="VIENALA Press, Edition: 55",
  pages="135--141",
  publisher="The University of Technology Košice",
  address="Letná 42, 040 01 TU Košice",
  isbn="80-7099-879-2"
}
Nahoru