Detail práce

Hardwarová akcelerace extrakce a spojování položek z hlaviček paketů

Bakalářská práce Student: Brázda Mikuláš Akademický rok: 2021/2022 Vedoucí: Martínek Tomáš, doc. Ing., Ph.D.
Název anglicky
Hardware Acceleration of Extraction and Merging of Items from Packet Headers
Jazyk práce
český
Abstrakt

Téměř každé zařízení v síti potřebuje pro svoji činnost vyextrahovat některá pole z hlaviček paketů, provést nad nimi operace a znovu složený paket přeposlat dál. Toto zpracování musí být implementováno na rychlosti odpovídající rychlosti linky. Na vysokorychlostních sítích se pro splnění tohoto požadavku využívá specializovaných obvodů. S narůstajícími požadavky na flexibilitu sítí rostou i požadavky na flexibilitu těchto obvodů. Provádět změny v jazycích pro popis hardwaru je však složité a časově náročné. Tato práce se proto zabývá implementací obvodů pro extrakci a následné spojení položek hlaviček paketů s využitím vysokoúrovňové syntézy.

Klíčová slova

HLS, FPGA, Extrakce, Spojování, Internetový provoz

Ústav
Ústav počítačových systémů FIT VUT v Brně
Studijní program
Informační technologie
Soubory
Stav
obhájeno, hodnocení A
Obhajoba
14. června 2022
Oponent
Kekely Lukáš, Ing., Ph.D.
Průběh obhajoby

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A.

Otázky u obhajoby
  1. Je plánován další rozvoj nebo využití v práci vytvořených modulů pro konkrétní aplikaci nebo publikaci?
  2. Sekce 3.5 uvádí dosažené parametry po syntéze vytvořených modulů. Jak vypadá porovnání těchto parametrů vůči výsledkům z odborných článků citovaných v sekci 2.2?
  3. Jaká je skutečně (tedy nejen teoreticky) dosažitelná propustnost vytvořených modulů? V případě popsané neefektivity u skládání rámců je možné odhadnout alespoň mez zpomalení v nejhorším případě? Například něco jako, že propustnost nikdy neklesne pod polovinu teoretického limitu, protože pro každý paket se vloží maximálně jeden takt čekání.
Komise
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY FIT VUT), předseda
Hradiš Michal, Ing., Ph.D. (UPGM FIT VUT), člen
Jaroš Jiří, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Křivka Zbyněk, Ing., Ph.D. (UIFS FIT VUT), člen
Lengál Ondřej, Ing., Ph.D. (UITS FIT VUT), člen
Citace
BRÁZDA, Mikuláš. Hardwarová akcelerace extrakce a spojování položek z hlaviček paketů. Brno, 2022. Bakalářská práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2022-06-14. Vedoucí práce Martínek Tomáš. Dostupné z: https://www-dev.fit.vutbr.cz/study/thesis/23902/
BibTeX 
@bachelorsthesis{FITBT23902,
    author = "Mikul\'{a}\v{s} Br\'{a}zda",
    type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
    title = "Hardwarov\'{a} akcelerace extrakce a spojov\'{a}n\'{i} polo\v{z}ek z hlavi\v{c}ek paket\r{u}",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2022,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/23902/"
}

Závěrečné práce

Nahoru