Firmware Optimization for Embedded Logic Control

Článek uvádí novou metodu reprezentace podtřídy neúplně specifikovaných funkcí s více výstupy pomocí multi-terminálních binárních rozhodovacích diagramů (MTBDDs). Je prezentován algoritmus pro redukci ceny a šířky MTBDD.  Softwarový nástroj CAD používá k získání datové struktury MTBDD iterativní dekompozici a získaná struktura může být přímo mapovaná do firmware ve formě řetězených tabulek skoků. Na praktickém příkladu je ukázáno, že existuje prostoro-časový kompromis mezi objemem paměti pro všechny tabulky  skoků v řídicí paměti a rychlostí běhu firmware.  Předpokládá se podpora vícecestného větvení v mikrořadiči. 

This paper presents a new method to represent a subclass of multiple-output incompletely specified functions by means of multi-terminal binary decision diagrams (MTBDDs). Algorithm to reduce the cost and width of MTBDDs is presented. A software CAD tool makes use of iterative decomposition to obtain a MTBDD data structure that can be directly mapped to firmware in a form of chained dispatch tables. On a practical example it is shown that there is a space-time trade-off between the amount of memory required for all dispatch tables in a control store and the speed of firmware execution. Support for multi-way branching in a micro-sequencer is assumed.