Detail publikace

Simulation and Prototyping Multiprocessor SoC with Hybrid Pipeline/Farm Architecture

KUTÁLEK, V.; DVOŘÁK, V. Simulation and Prototyping Multiprocessor SoC with Hybrid Pipeline/Farm Architecture. Proceedings of IEEE Design and Diagnostics of Electronic Circuits and System Workshop. Brno: Faculty of Information Technology BUT, 2002. p. 296-299. ISBN: 80-214-2094-4.
Název česky
Simulace a prototypování multiprocesorových SoC na zřetězené procesorové architektuře
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kutálek Vladimír, Ing., Ph.D.
Dvořák Václav, prof. Ing., DrSc.
Klíčová slova

Multiprocesorové vestavěné systémy, zřetězená procesorová farma, predikce výkonnosti

Abstrakt

Paralelismus na úrovni procesů a vláken je velmi často použita v asynchronních procesorových linkách pro vestavěné aplikace, v poslední době na čipu. Tento článek se zabývá simulací linek s jedním nebo více dělníky v každém stupni. Počet dělníků je volen s ohledem na vyrovnání zátěže v jednotlivých stupních a také pro udržení využití procesorů. Výsledky simulace pro danou úlohu rozdělenou do několika dílčích úloh s různou dobou výpočtu jsou prezentovány, stejně tak jako příklad výpočtu mocniny matice.

Rok
2002
Strany
296–299
Sborník
Proceedings of IEEE Design and Diagnostics of Electronic Circuits and System Workshop
ISBN
80-214-2094-4
Vydavatel
Faculty of Information Technology BUT
Místo
Brno
BibTeX 
@inproceedings{BUT9823,
  author="Vladimír {Kutálek} and Václav {Dvořák}",
  title="Simulation and Prototyping Multiprocessor SoC with Hybrid Pipeline/Farm Architecture",
  booktitle="Proceedings of IEEE Design and Diagnostics of Electronic Circuits and System Workshop",
  year="2002",
  pages="296--299",
  publisher="Faculty of Information Technology BUT",
  address="Brno",
  isbn="80-214-2094-4"
}
Nahoru