Detail publikace

Implementation Techniques for Evolvable HW Systems: Virtual vs. Dynamic Reconfiguration

SALVADOR, R.; OTERO, A.; MORA, J.; DE LA TORRE, E.; RIESGO, T.; SEKANINA, L. Implementation Techniques for Evolvable HW Systems: Virtual vs. Dynamic Reconfiguration. Proc. of the 22nd International Conference on Field Programmable Logic and Applications (FPL). Oslo: IEEE Computer Society, 2012. p. 547-550. ISBN: 978-1-4673-2257-7.
Název česky
Implementační techniky pro vyvíjející se HW systémy: virtuální vs. dynamická rekonfigurace
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Salvador Ruben (VZ EHW)
Otero Andres
Mora Javier
De la Torre Eduardo
Riesgo Teresa
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Klíčová slova

FPGA, evolvable hardware, digital circuit, image filter

Abstrakt

Adaptivní hardware potřebuje pro svoji činnost schopnost rekonfigurovat se. FPGA podporující dynamickou parciální rekonfiguraci (DPR) nutí návrháře rozhodnout, zda použít nativní DPR nebo virtuální rekonfigurovatelný subsystém pro realizaci rekonfigurace. Tento článek porovnává obě možnosti pro 2D systolické rekonfigurovatelné pole. 

Rok
2012
Strany
547–550
Sborník
Proc. of the 22nd International Conference on Field Programmable Logic and Applications (FPL)
ISBN
978-1-4673-2257-7
Vydavatel
IEEE Computer Society
Místo
Oslo
DOI
10.1109/FPL.2012.6339376
BibTeX 
@inproceedings{BUT96954,
  author="Ruben {Salvador} and Andres {Otero} and Javier {Mora} and Eduardo {De la Torre} and Teresa {Riesgo} and Lukáš {Sekanina}",
  title="Implementation Techniques for Evolvable HW Systems: Virtual vs. Dynamic Reconfiguration",
  booktitle="Proc. of the 22nd International Conference on Field Programmable Logic and Applications (FPL)",
  year="2012",
  pages="547--550",
  publisher="IEEE Computer Society",
  address="Oslo",
  doi="10.1109/FPL.2012.6339376",
  isbn="978-1-4673-2257-7",
  url="https://www.fit.vut.cz/research/publication/9985/"
}
Nahoru