Detail publikace
Monitoring-Driven HW/SW Interrupt Overload Prevention for Embedded Real-Time Systems
embedded, limiter, interrupt, overload, monitoring, prevention, real-time
V článku je představen princip a předběžná analýza HW/SW architektury navržené s cílem zamezit chránit SW jak před výskytem časových anomálií tak přetíženími vzniklými v důsledku nadměrné frekvence přerušovacích podnětů. Architektura je složena z FPGA (MCU) použitých k realizaci HW (SW) části vestavné aplikace. Přínos této architektury lze spatřovat v tom, že je schopna adaptovat frekvenci obsluh přerušení na aktuální zatížení SW - to je monitorováno na straně FPGA, tj. nezávisle na SW. Během přetížení SW je architektura schopna zálohovat veškerá přerušení a související data vzniknuvší během přetížení a zaslat tato přerušení/data do MCU jakmile přetížení SW pomine.
@inproceedings{BUT91462,
author="Josef {Strnadel}",
title="Monitoring-Driven HW/SW Interrupt Overload Prevention for Embedded Real-Time Systems",
booktitle="Proceedings of the 15th International IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS)",
year="2012",
pages="121--126",
publisher="IEEE Computer Society",
address="Tallin",
doi="10.1109/DDECS.2012.6219037",
isbn="978-1-4673-1188-5",
url="https://www.fit.vut.cz/research/publication/9868/"
}