Detail publikace

Hardware Accelerated Functional Verification - Framework for FPGA-Accelerated Functional Verification

ZACHARIÁŠOVÁ, M. Hardware Accelerated Functional Verification - Framework for FPGA-Accelerated Functional Verification. Saarbrucken: Lambert Academic Publishing, 2011. 60 p. ISBN: 978-3-8465-5913-0.
Název česky
Hardwarově akcelerovaná funkční verifikace - Prostředí pro akceleraci funkční verifikace pomocí FPGA
Typ
kniha odborná
Jazyk
anglicky
Autoři
Zachariášová Marcela, Ing., Ph.D. (UPSY)
Klíčová slova

functional verification, FPGA, acceleration, SystemVerilog

Abstrakt

Funkční verifikace je technika, která ověřuje korektnost hardwarového systému vzhledem k dané specifikaci. Složitost moderních počítačových systémů výrazně roste a proces verifikace zabírá značné množství času při vývoji systémů. V současnosti je velkou výzvou najít vhodnou akcelerační techniku. Práce představuje strategii pro akceleraci funkční verifikace pomocí FPGA a to umístěním části komponent verifikačního prostředí do FPGA.

Rok
2011
Strany
60
ISBN
978-3-8465-5913-0
Vydavatel
Lambert Academic Publishing
Místo
Saarbrucken
BibTeX 
@book{BUT76509,
  author="Marcela {Zachariášová}",
  title="Hardware Accelerated Functional Verification - Framework for FPGA-Accelerated Functional Verification",
  year="2011",
  publisher="Lambert Academic Publishing",
  address="Saarbrucken",
  pages="60",
  isbn="978-3-8465-5913-0"
}
Nahoru