Concept of Adaptive Embedded HW/SW Architecture for Dynamic Prevention from Interrupt Overloads

FPGA, MCU, interrupt, rate, limit, overload, burst, utilization, load, adaptation

V článku je nastíněn koncept a výsledky předimplementační analýzy vestavné HW/SW architektury navrhované s cílem zamezit přetížením způsobených přerušeními. Architektura je složena z FPGA (MCU)  určenému k běhu HW (SW) části vestavné aplikace. Oproti předchozím přístupům je tato architektura výjimečná v tom, že je schopna adaptovat se na různé intenzity přerušení s ohledem na aktuální vytížení MCU. Adaptace je možná díky tomu, že HW je jednak informován o aktuálním vytížení SW vyhodnocovaném na základě signálů zasílaných ze SW do HW a jednak je schopen ukládat signály a data spojené s přerušeními v době kdy je SW plně vytížen a přeposlat je do MCU jakmile vytížení SW klesne pod daný práh.