Hardware Architecture for Packet Classification with Prefix Coloring

FPGA, SRAM, hardware, parallelism, classification

Klasifikace paketů je často užívaná operace v zařízeních pro síťovou bezpečnost. Spolu se zrychlováním sítí rostou nároky na hardwarovou akceleraci klasifikace paketů v obvodech FPGA nebo ASIC. Dnešní hardwarové algoritmy dosahují gigabitových rychlostí, ale vyžadují mnoho paměti. Navrhujeme nový algoritmus a hardwarovou architekturu redukující paměťové požadavky dekompozičních metod klasifikace paketů. Algoritmus využívá barvení prefixů k redukci velkého množství pravidel vzniklého kartézským součinem. Hardwarová architektura je navržena jako pipeline s propustností 266 milionů paketů za sekundu s využitím běžného FPGA a jedné externí paměti. Největší silou algoritmu je konstantní časová složitost vyhledání, což činí řešení odolným proti různým třídám síťových útoků.