Detail publikace
Design and Simulation of High Performance Parallel Architectures Using the ISAC Language
Křoustek Jakub, Ing., Ph.D.
Hruška Tomáš, prof. Ing., CSc. (UIFS)
Kolář Dušan, doc. Dr. Ing. (UIFS)
Masařík Karel, Ing., Ph.D. (CK-SDZ)
Husár Adam, Ing., Ph.D.
Jazyky pro popis architektur, ISAC, VLIW, multiprocesorové systémy na čipu, simulace, ladění
Většina současných vestavěných zařízení pro sítové či multimediální aplikace využívá paralelního zpracování proudů vstupních dat. Zpracování může být provedeno pomocí procesorů s dlouhým instrukčním slovem (VLIW), pomocí více aplikačně specifických procesorů (ASIP) či pomocí jejich kombinace na čipu. Návrh a testování těchto komplexních systémů je časově náročný problém, který se v současnosti řeší pomocí jazyků pro popis architektur (ADL). Podpora těchto jazyků pro popis paralelních architektur je však v současnosti na nízké úrovni. Tento článek prezentuje rozšíření existujícího jazyka ISAC, která umožní popis a testování takových architektur. Tento článek rozšiřuje původní publikaci na konferenci RTES 2010.
@article{BUT76296,
author="Zdeněk {Přikryl} and Jakub {Křoustek} and Tomáš {Hruška} and Dušan {Kolář} and Karel {Masařík} and Adam {Husár}",
title="Design and Simulation of High Performance Parallel Architectures Using the ISAC Language",
journal="GSTF International Journal on Computing",
year="2011",
volume="1",
number="2",
pages="97--106",
doi="10.5176/2010-2283\{_}1.2.46",
issn="2010-2283",
url="http://dl4.globalstf.org/?wpsc-product=design-and-simulation-of-high-performance-parallel-architectures-using-the-isac-language"
}