Detail publikace

Testability Analysis Based on the Identification of Testable Blocks with Predefined Properties

ŠKARVADA, J.; KOTÁSEK, Z.; HERRMAN, T. Testability Analysis Based on the Identification of Testable Blocks with Predefined Properties. Microprocessors and Microsystems, 2008, vol. 32, no. 5, p. 296-302. ISSN: 0141-9331.
Název česky
Analýza testovatelnosti založená na identifikaci testovatelných bloků s definovanými vlastnostmi
Typ
článek v časopise
Jazyk
anglicky
Autoři
Škarvada Jaroslav, Ing., Ph.D.
Kotásek Zdeněk, doc. Ing., CSc.
Herrman Tomáš, Ing., Ph.D.
URL
Klíčová slova

Testable block, Circuit partitioning, Test vectors reordering, Scan cells reordering, Low power

Abstrakt

Příspěvek se věnuje analýze testovatelnosti založené na rozdělení analyzovaného obvodu (CUA) na testovatelné bloky (TB). Koncept testovatelných bloků je dále využit pro redukci příkonu během aplikace testu. V příspěvku jsou popsány softwarové nástroje, které byly vyvinuty během výzkumu a které jsou integrovatelné do návrhového procesu třetích stran. Dále jsou demonstrovány experimentální výsledky získané aplikací metodologie na vybrané benchmarky a reálné obvody. Na těchto obvodech bylo ověřeno, že metodologie dosahuje pokrytí chyb srovnatelné s metodou částečný scan a že v kombinaci se změnou pořadí testovacích vektorů a registrů v řetězci scan je možné dosáhnout značného snížení příkonu.

Rok
2008
Strany
296–302
Časopis
Microprocessors and Microsystems, roč. 32, č. 5, ISSN 0141-9331
Kniha
Microprocessors and Microsystems, Dependability and Testing of Modern Digital Systems
BibTeX 
@article{BUT49469,
  author="Jaroslav {Škarvada} and Zdeněk {Kotásek} and Tomáš {Herrman}",
  title="Testability Analysis Based on the Identification of Testable Blocks with Predefined Properties",
  journal="Microprocessors and Microsystems",
  year="2008",
  volume="32",
  number="5",
  pages="296--302",
  issn="0141-9331",
  url="http://dx.doi.org/10.1016/j.micpro.2008.03.002"
}
Nahoru