Detail publikace

Polymorphic Gates in Design and Test of Digital Circuits

SEKANINA, L.; STAREČEK, L.; KOTÁSEK, Z.; GAJDA, Z. Polymorphic Gates in Design and Test of Digital Circuits. International Journal of Unconventional Computing, 2008, vol. 4, no. 2, p. 125-142. ISSN: 1548-7199.
Název česky
Polymorfní hradla v návrhu a testování číslicových obvodů
Typ
článek v časopise
Jazyk
anglicky
Autoři
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Stareček Lukáš, Ing., Ph.D. (VZ EHW)
Kotásek Zdeněk, doc. Ing., CSc.
Gajda Zbyšek, Ing., Ph.D. (VZ EHW)
Klíčová slova

digital circuit, polymorphic gate, test, adaptation, evolutionary algorithm

Abstrakt

Polymorfní hradla jsou nekonvenční výpočetní elementy, které mění svoji logickou funkci na základě prostředí, ve kterém se nacházejí. Článek popisuje využití těchto hradel pro návrh adaptivních obvodů a v oblasti testování číslicových obvodů.

Rok
2008
Strany
125–142
Časopis
International Journal of Unconventional Computing, roč. 4, č. 2, ISSN 1548-7199
BibTeX 
@article{BUT48167,
  author="Lukáš {Sekanina} and Lukáš {Stareček} and Zdeněk {Kotásek} and Zbyšek {Gajda}",
  title="Polymorphic Gates in Design and Test of Digital Circuits",
  journal="International Journal of Unconventional Computing",
  year="2008",
  volume="4",
  number="2",
  pages="125--142",
  issn="1548-7199",
  url="https://www.fit.vut.cz/research/publication/8587/"
}
Nahoru