Detail publikace

An Evolvable Combinational Unit for FPGAs

SEKANINA, L., FRIEDL, Š. An Evolvable Combinational Unit for FPGAs. Computing and Informatics, 2004, vol. 23, no. 5, p. 461-486. ISSN: 1335-9150.
Název česky
Vyvíjející se kombinační jednotka pro FPGA
Typ
článek v časopise
Jazyk
anglicky
Autoři
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Friedl Štěpán, Ing.
URL
Klíčová slova

kombinační obvod, evoluční návrh, evolvable hardware, programovatelné hradlové pole

Abstrakt

Článek popisuje kompletní obvodovou realizaci vyvíjející se kombinační jednotky pro FPGA. Navržená jednotka sestávající z virtuálního rekonfigurovatelného obvodu a evolučního algoritmu byla popsána ve VHDL nezávisle na cílové platformě, tj. jako soft IP core, a implementována na kartě Combo6. Jednotka je schopna automaticky vyevolvovat realizaci požadované kombinační funkce pouze na základě interakce s prostředím.

Rok
2004
Strany
461–486
Časopis
Computing and Informatics, roč. 23, č. 5, ISSN 1335-9150
BibTeX 
@article{BUT46258,
  author="Lukáš {Sekanina} and Štěpán {Friedl}",
  title="An Evolvable Combinational Unit for FPGAs",
  journal="Computing and Informatics",
  year="2004",
  volume="23",
  number="5",
  pages="461--486",
  issn="1335-9150",
  url="http://www.fit.vutbr.cz/~sekanina/publ/cai/cai04.pdf"
}
Nahoru