Detail publikace
Fast Cycle-Accurate Compiled Simulator
Hruška Tomáš, prof. Ing., CSc. (UIFS)
Masařík Karel, Ing., Ph.D. (CK-SDZ)
Husár Adam, Ing., Ph.D.
Hardware/software ko-design, simulace, vestavěný systém, aplikačně specifické procesory.
p { margin-bottom: 0.08in; } Vestavěné systémy s aplikačně specifickými procesory, na kterých běží aplikačně specifický software, se staly neoddělitelnou součástí našeho života. Z tohoto důvodu je nutné mít nástroje pro jejich snadný vývoj. Jednotlivé nástroje jsou používány v různých fázích návrhu vestavěného systému. Jedna z klíčových fází je testování procesoru a softwaru. Nejčastější způsob testování je pomocí simulace. Simulátor může ověřit, že procesor ani software neobsahuje chyby a že návrh procesoru i softwaru je proveden optimálně před vlastní výrobou. Klíčovou vlastností simulace je její přesnost a rychlost. V tomto článku je představen koncept kompilovaného simulátoru na úrovni cyklů. Simulátor je postaven na technologiích, které nejsou platformě závislé a navíc garantují velmi dobrou rychlost a přesnost. Dále, simulace samo-modifikujícího kódu a simulace systémy s externí paměti je podporována.
@inproceedings{BUT35940,
author="Zdeněk {Přikryl} and Tomáš {Hruška} and Karel {Masařík} and Adam {Husár}",
title="Fast Cycle-Accurate Compiled Simulator",
booktitle="10th IFAC Workshop on Programmable Devices and Embedded Systems, PDeS 2010",
year="2010",
journal="Programmable devices and systems",
volume="2010",
number="10",
pages="97--102",
publisher="IFAC",
address="Pszczyna",
isbn="978-3-902661-95-1",
issn="1474-6670"
}