Detail publikace

Generic Partial Dynamic Reconfiguration Controller for Fault Tolerant Designs Based on FPGA

STRAKA, M.; KAŠTIL, J.; KOTÁSEK, Z. Generic Partial Dynamic Reconfiguration Controller for Fault Tolerant Designs Based on FPGA. NORCHIP 2010. Tampere: IEEE Computer Society, 2010. p. 1-4. ISBN: 978-1-4244-8971-8.
Název česky
Generický řadič částečné dynamické rekonfigurace pro systémy odolné proti poruchám implementované v FPGA
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Straka Martin, Ing., Ph.D.
Kaštil Jan, Ing., Ph.D.
Kotásek Zdeněk, doc. Ing., CSc.
Klíčová slova

FPGA, partial reconfiguration, controller, fault tolerant system, architecture

Abstrakt

V příspěvku jsou prezentovány vlastnosti a implementace generického řadiče částečné dynamické rekonfigurace pro rekonfiguraci systémů odolných proti poruchám implementovaných do SRAM FPGA.

Rok
2010
Strany
1–4
Sborník
NORCHIP 2010
ISBN
978-1-4244-8971-8
Vydavatel
IEEE Computer Society
Místo
Tampere
BibTeX 
@inproceedings{BUT34857,
  author="Martin {Straka} and Jan {Kaštil} and Zdeněk {Kotásek}",
  title="Generic Partial Dynamic Reconfiguration Controller for Fault Tolerant Designs Based on FPGA",
  booktitle="NORCHIP 2010",
  year="2010",
  pages="1--4",
  publisher="IEEE Computer Society",
  address="Tampere",
  isbn="978-1-4244-8971-8"
}
Nahoru