Detail publikace

Memory Optimization for Packet Classification Algorithms in FPGA

KOŘENEK, J.; PUŠ, V. Memory Optimization for Packet Classification Algorithms in FPGA. Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems. Vídeň: IEEE Computer Society, 2010. p. 297-300. ISBN: 978-1-4244-6610-8.
Název česky
Paměťová optimalizace algoritmů klasifikace paketů v FPGA
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kořenek Jan, doc. Ing., Ph.D. (UPSY)
Puš Viktor, Ing., Ph.D.
a další
Klíčová slova

packet classification, sram, fpga, tcam

Abstrakt

Algoritmy klasifikace paketů se používají v zařízeních pro síťovou bezpečnost. Jak se zvyšují rychlosti sítí, roste potřeba pro hardwarovou akceleraci. Dnešní hardwarové architectury mohou dosahovat vysokých rychlostí jedině za cenu velkých datových struktur. Navrhujeme novou metodu redukce datové struktury pro celou skupinu dekompozičních metod. Redukce značně snižuje režii danou kartézským součinem pravidel. Datová struktura může být zkomprimována v průměru na 10 %.

Rok
2010
Strany
297–300
Sborník
Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
ISBN
978-1-4244-6610-8
Vydavatel
IEEE Computer Society
Místo
Vídeň
BibTeX 
@inproceedings{BUT34651,
  author="Jan {Kořenek} and Viktor {Puš}",
  title="Memory Optimization for Packet Classification Algorithms in FPGA",
  booktitle="Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems",
  year="2010",
  pages="297--300",
  publisher="IEEE Computer Society",
  address="Vídeň",
  isbn="978-1-4244-6610-8",
  url="https://www.fit.vut.cz/research/publication/9198/"
}
Nahoru