Detail publikace

Gate-Level Optimization of Polymorphic Circuits Using Cartesian Genetic Programming

GAJDA, Z.; SEKANINA, L. Gate-Level Optimization of Polymorphic Circuits Using Cartesian Genetic Programming. Proc. of 2009 IEEE Congress on Evolutionary Computation. NA: IEEE Computational Intelligence Society, 2009. p. 1599-1604. ISBN: 978-1-4244-2958-5.
Název česky
Optimalizace polymorfních obvodů na úrovni hradel pomocí kartézského genetického programování
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Gajda Zbyšek, Ing., Ph.D. (VZ EHW)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Klíčová slova

polymorphic circuit, circuit synthesis, evolutionary design, cartesian genetic programming

Abstrakt

Článek pojednává o optimalizaci polymorfních obvodů na úrovni hradel pomocí kartézského genetického programování. Kombinováním konvenčních algoritmů syntézy s evoluční optimalizací počtu hradel je dosaženo lepších výsledků než přímým návrhem pomocí CGP.

Rok
2009
Strany
1599–1604
Sborník
Proc. of 2009 IEEE Congress on Evolutionary Computation
ISBN
978-1-4244-2958-5
Vydavatel
IEEE Computational Intelligence Society
Místo
NA
BibTeX 
@inproceedings{BUT33725,
  author="Zbyšek {Gajda} and Lukáš {Sekanina}",
  title="Gate-Level Optimization of Polymorphic Circuits Using Cartesian Genetic Programming",
  booktitle="Proc. of 2009 IEEE Congress on Evolutionary Computation",
  year="2009",
  pages="1599--1604",
  publisher="IEEE Computational Intelligence Society",
  address="NA",
  isbn="978-1-4244-2958-5",
  url="https://www.fit.vut.cz/research/publication/8949/"
}
Nahoru