Detail publikace
Fast Cycle-Accurate Interpreted Simulation
Masařík Karel, Ing., Ph.D. (CK-SDZ)
Hruška Tomáš, prof. Ing., CSc. (UIFS)
Husár Adam, Ing., Ph.D.
Hardware/software co-design; ASIP; Jazyk pro popis architektury; Interpretovaná simulace na úrovni cyklů; Formální modely.
Oblast hardware/software co-designu se zabývá návrhem ASIPů (Aplikačně specifických procesorů), protože často tvoří jádro vestavěných systémů. Vestavěné systémy s ASIPy jsou navrhovány pro specializovanou činnost a proto musí splňovat několik kriterií, jako je spotřeba nebo velikost čipu. Úspěch návrhu je úzce svázán s existencí dobrých nástrojů pro jejich návrh, jako jsou nástroje pro jejich programování a simulaci. Obzvlášť důležitá je simulace, protože pomocí ní je možné ověřit vlastnosti návrhu. Z tohoto důvodu bývá ASIP popsán pomocí jazyka pro pro popis architektury. To umožňuje automatické generování nástrojů pro jejich programováni a simulaci. V tomto příspěvku se zaměřujeme na principy, které jsou použity v naší rychlé interpretované simulaci na úrovni cyklů. Kromě rychlosti simulace se také zaměříme na zajištění ekvivalence mezi simulátorem a hardwarovou realizaci ASIP.
@inproceedings{BUT30917,
author="Zdeněk {Přikryl} and Karel {Masařík} and Tomáš {Hruška} and Adam {Husár}",
title="Fast Cycle-Accurate Interpreted Simulation",
booktitle="Tenth International Workshop on Microprocessor Test and Verification: Common Challenges and Solutions",
year="2009",
pages="9--14",
publisher="IEEE Computer Society Press",
address="Austin",
isbn="978-0-7695-4000-9"
}