Detail publikace

Verifying Parametrised Hardware Designs Via Counter Automata

SMRČKA, A.; VOJNAR, T. Verifying Parametrised Hardware Designs Via Counter Automata. Hardware and Software, Verification and Testing. Lecture Notes in Computer Science. Lecture Notes in Computer Science. Heidelberg: Springer Verlag, 2008. p. 51-68. ISSN: 0302-9743.
Název česky
Verifikace parametrických hardwarových návrhů pomocí čítačových automatů
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Smrčka Aleš, Ing., Ph.D. (UITS)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS)
URL
Klíčová slova

formální verifikace, návrh počítačových systémů, čítačový atuomat, VHDL

Abstrakt

Článek prezentuje nový přítup k formální verifikaci obecných (tj. parametrických) návrhů počítačových systémů specifikovaných ve VHDL. Navrhovaný přístup je založen na překladu takových návrhů do čítačových automatů a využívá současných úspěšných výsledků v oblasti jejich automatické formální verifikace. Tento navrhovaný překlad byl také implementován a pomocí nástrojů pro verifikaci čítačových automatů jsme byli schopni ověřit některé netriviální vlastnosti parametrických komponent ve VHDL včetně jedné skutečně existující.

Rok
2008
Strany
51–68
Časopis
Lecture Notes in Computer Science, roč. 4899, ISSN 0302-9743
Sborník
Hardware and Software, Verification and Testing
Řada
Lecture Notes in Computer Science
Vydavatel
Springer Verlag
Místo
Heidelberg
BibTeX 
@inproceedings{BUT30897,
  author="Aleš {Smrčka} and Tomáš {Vojnar}",
  title="Verifying Parametrised Hardware Designs Via Counter Automata",
  booktitle="Hardware and Software, Verification and Testing",
  year="2008",
  series="Lecture Notes in Computer Science",
  journal="Lecture Notes in Computer Science",
  volume="4899",
  pages="51--68",
  publisher="Springer Verlag",
  address="Heidelberg",
  issn="0302-9743",
  url="http://www.fit.vutbr.cz/~smrcka/pub/hvc07.pdf"
}
Nahoru