Detail publikace

Metodika identifikace Testovatelných bloků v obvodu na úrovni RT

HERRMAN, T. Metodika identifikace Testovatelných bloků v obvodu na úrovni RT. In Počítačové architektury a diagnostika 2007. Plzeň: Západočeská univerzita v Plzni, 2007. s. 67-76. ISBN: 978-80-7043-605-9.
Název anglicky
Methodology for Identification Testable Blocks in Circuit on RT Level
Typ
článek ve sborníku konference
Jazyk
česky
Autoři
Herrman Tomáš, Ing., Ph.D.
Klíčová slova

Testovatelný Blok, formální model, testovatelnost, metoda scan, evoluční algoritmus, úroveň RT

Abstrakt

V článku je prezentován koncept Testovatelného Bloku vyvinutého na formálním modelu obvodu na úrovni RT. Jsou definovány principy jejich identifikace. Dále jsou popsány některé detaily implementace metodiky, uvedeny a shrnuty experimentální výsledky. V závěru je uveden předpokládaný obsah disertační práce.

Rok
2007
Strany
67–76
Sborník
Počítačové architektury a diagnostika 2007
ISBN
978-80-7043-605-9
Vydavatel
Západočeská univerzita v Plzni
Místo
Plzeň
BibTeX 
@inproceedings{BUT26066,
  author="Tomáš {Herrman}",
  title="Metodika identifikace Testovatelných bloků v obvodu na úrovni RT",
  booktitle="Počítačové architektury a diagnostika 2007",
  year="2007",
  pages="67--76",
  publisher="Západočeská univerzita v Plzni",
  address="Plzeň",
  isbn="978-80-7043-605-9"
}
Nahoru