Detail publikace

High Level Abstraction Language as an Alternative to Embeded Processors for Internet Packet Processing in FPGA

DEDEK, T.; MAREK, T.; MARTÍNEK, T. High Level Abstraction Language as an Alternative to Embeded Processors for Internet Packet Processing in FPGA. 2007 International Conference on Field Programmable Logic and Applications. Amsterdam: IEEE Computer Society, 2007. p. 648-651. ISBN: 1-4244-1060-6.
Název česky
Vysokoúrovňový jazyk jako alternativa k vestavěným procesorům pro zpracování Internetového provozu
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Dedek Tomáš
Marek Tomáš
Martínek Tomáš, doc. Ing., Ph.D. (UPSY)
Klíčová slova

Internet packet processing, Embeded processors, Handel-C, FPGA

Abstrakt

V tomto článku prozkoumáváme tři různé realizace bloku pro extakciInternetových hlaviček z různých pohledů. Zmíněné realizace zahrnujídvě realizace s použitím vestavěných procesorů (zákaznický 16-bitovýRISC procesor a obecný soft-core procesor) a třetí realizace používáHandel-C jako příklad synterizovatelného vysokoúrovňového abstraktníhojazyka.
Výsledkyukazují, že vývojový čas kompletního řešení (HW a SW) je přibližněstejný pro Handel-Ca soft-core procesor; čas vývoje pro zákaznický 16-bitový RISC procesorje zhruba pět krát vyšší. Dále, propustnost návrhu pomocí Handel-C,měřená v bitech ze sekundu je nejvyšší. Pracovní frekvence a množstvízpotřebovaných zdrojů závisí v Handel-Cna složitosti uživatelského programu. Avšak získáné výsledky jsousrovnatelné nebo dokonce lepší oproti výsledkům z vestavěných procesorů.

Rok
2007
Strany
648–651
Sborník
2007 International Conference on Field Programmable Logic and Applications
Konference
The International Conference on Field Programmable Logic and Applications , Amsterodam, NL
ISBN
1-4244-1060-6
Vydavatel
IEEE Computer Society
Místo
Amsterdam
DOI
10.1109/FPL.2007.4380737
BibTeX 
@inproceedings{BUT26060,
  author="Tomáš {Dedek} and Tomáš {Marek} and Tomáš {Martínek}",
  title="High Level Abstraction Language as an Alternative to Embeded Processors for Internet Packet Processing in FPGA",
  booktitle="2007 International Conference on Field Programmable Logic and Applications",
  year="2007",
  pages="648--651",
  publisher="IEEE Computer Society",
  address="Amsterdam",
  doi="10.1109/FPL.2007.4380737",
  isbn="1-4244-1060-6"
}
Nahoru