Detail publikace

On Distribution of Testability Values in Scan-Layout State-Space

STRNADEL, J. On Distribution of Testability Values in Scan-Layout State-Space. In Proceedings of the 7th International Scientific Conference on Electronic Computers and Informatics. Košice: The University of Technology Košice, 2006. p. 308-313. ISBN: 80-8073-598-0.
Název česky
Rozložení hodnot testovatelnosti ve stavovém prostoru konfigurací scan řetězů
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Strnadel Josef, Ing., Ph.D. (UPSY)
Klíčová slova

digital circuit diagnostics, register-transfer level, circuit data-path, testability analysis, design for testability, testability improvements, scan technique

Abstrakt

Článek se zabývá rozložením hodnot testovatelnosti ve stavovém prostoru konfigurací scan řetězců konkrétního číslicového obvodu. Cílem článku je experimentálně ukázat, že hypotéza tvrdící, že čím více registrů je zahrnuto do čím většího počtu scan řetězů, tím lépe bude našimi měrami testovatelnosti ohodnocena testovatelnost obvodu s daným rozmístěním registrů ve scan řetězech.

Rok
2006
Strany
308–313
Sborník
Proceedings of the 7th International Scientific Conference on Electronic Computers and Informatics
ISBN
80-8073-598-0
Vydavatel
The University of Technology Košice
Místo
Košice
BibTeX 
@inproceedings{BUT22271,
  author="Josef {Strnadel}",
  title="On Distribution of Testability Values in Scan-Layout State-Space",
  booktitle="Proceedings of the 7th International Scientific Conference on Electronic Computers and Informatics",
  year="2006",
  pages="308--313",
  publisher="The University of Technology Košice",
  address="Košice",
  isbn="80-8073-598-0"
}
Nahoru