Detail publikace

Formal Model of Testable Block

HERRMAN, T. Formal Model of Testable Block. In Proceedings of 12th Conference Student EEICT 2006, Volume 4. Brno: Faculty of Electrical Engineering and Communication BUT, 2006. p. 451-455. ISBN: 80-214-3163-6.
Název česky
Formální model Testovatelného bloku
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Herrman Tomáš, Ing., Ph.D.
Klíčová slova

RT level, Testable block, formal model, scan chain

Abstrakt

V článku je popsán formální model obvodu na úrovni RT. Model je použit k popisu vlastností Testovatelného bloku. Dále je ukázáno jak může být koncept Testovatelného bloku použit ke snížení času testu a snížení počtu registrů zařazených do řetězce scan.

Rok
2006
Strany
451–455
Sborník
Proceedings of 12th Conference Student EEICT 2006, Volume 4
ISBN
80-214-3163-6
Vydavatel
Faculty of Electrical Engineering and Communication BUT
Místo
Brno
BibTeX 
@inproceedings{BUT22191,
  author="Tomáš {Herrman}",
  title="Formal Model of Testable Block",
  booktitle="Proceedings of 12th Conference Student EEICT 2006, Volume 4",
  year="2006",
  pages="451--455",
  publisher="Faculty of Electrical Engineering and Communication BUT",
  address="Brno",
  isbn="80-214-3163-6"
}
Nahoru