Detail publikace

REUSE OF FORMAL SPECIFICATIONS IN EMBEDDED SYSTEMS DESIGN

ŠVÉDA, M. REUSE OF FORMAL SPECIFICATIONS IN EMBEDDED SYSTEMS DESIGN. In Proceedings of IFAC Workshop on PROGRAMMABLE DEVICES and EMBEDDED SYSTEMS PDeS 2006. Brno: Faculty of Electrical Engineering and Communication BUT, 2006. p. 78-83. ISBN: 80-214-3130-X.
Název česky
Opakovaná využitelnost formálních specifikací ve vestavěných systémech
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Švéda Miroslav, prof. Ing., CSc. (UTKO)
Klíčová slova

Embedded systems, design systems, formal specification, computer communication networks, sensor systems

Abstrakt

Příspěvek pojednává o opakované využitelnosti specifikací architektury a chování vestavěných systémů využívajících konečné a časované automaty. Je zde diskutována příslušná podpora usuzováním na základě případů, která tvoří základ jazyka vzorů specifikací pro opakovaný návrh v oblasti vestavěných systémů určených pro práci v reálném čase.

Rok
2006
Strany
78–83
Sborník
Proceedings of IFAC Workshop on PROGRAMMABLE DEVICES and EMBEDDED SYSTEMS PDeS 2006
ISBN
80-214-3130-X
Vydavatel
Faculty of Electrical Engineering and Communication BUT
Místo
Brno
BibTeX 
@inproceedings{BUT22176,
  author="Miroslav {Švéda}",
  title="REUSE OF FORMAL SPECIFICATIONS IN EMBEDDED SYSTEMS DESIGN",
  booktitle="Proceedings of IFAC Workshop on PROGRAMMABLE DEVICES and EMBEDDED SYSTEMS PDeS 2006",
  year="2006",
  pages="78--83",
  publisher="Faculty of Electrical Engineering and Communication BUT",
  address="Brno",
  isbn="80-214-3130-X"
}
Nahoru