Detail publikace

Automatic Discovery of RTL Benchmark Circuits with Predefined Testability Properties

PEČENKA, T., KOTÁSEK, Z., SEKANINA, L., STRNADEL, J. Automatic Discovery of RTL Benchmark Circuits with Predefined Testability Properties. In Proc. of the 2005 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2005. p. 51-58. ISBN: 0-7695-2399-4.
Název česky
Automatické objevení benchmarkových obvodů na úrovni RT s požadovanými parametry testovatelnosti
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Pečenka Tomáš, Ing., Ph.D.
Kotásek Zdeněk, doc. Ing., CSc.
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Strnadel Josef, Ing., Ph.D. (UPSY)
URL
Klíčová slova

evolutionary design, digital circuit, testability analysis, VHDL

Abstrakt

Článek popisuje využití evolučních algoritmů pro automatizovaný návrh benchmarkových obvodů. Je ukázáno, že relativně velké obvody mohou být navrženy evolucí pokud požadujeme pouze určité vlastnosti (např. testovatelnost) a nepožadujeme jejich funkčnost.

Rok
2005
Strany
51–58
Sborník
Proc. of the 2005 NASA/DoD Conference on Evolvable Hardware
ISBN
0-7695-2399-4
Vydavatel
IEEE Computer Society Press
Místo
Los Alamitos
BibTeX 
@inproceedings{BUT21515,
  author="Tomáš {Pečenka} and Zdeněk {Kotásek} and Lukáš {Sekanina} and Josef {Strnadel}",
  title="Automatic Discovery of RTL Benchmark Circuits with Predefined Testability Properties",
  booktitle="Proc. of the 2005 NASA/DoD Conference on Evolvable Hardware",
  year="2005",
  pages="51--58",
  publisher="IEEE Computer Society Press",
  address="Los Alamitos",
  isbn="0-7695-2399-4",
  url="http://www.fit.vutbr.cz/~sekanina/publ/eh05/eh05bench.pdf"
}
Nahoru