Detail publikace

VIRTA: Virtual Port Based Register-Transfer Level Testability Analysis and Improvements

STRNADEL, J. VIRTA: Virtual Port Based Register-Transfer Level Testability Analysis and Improvements. In Proceedings of 8th IEEE Design and Diagnostic of Electronic Circuits and Systems Workshop. Sopron: University of West Hungary, 2005. p. 190-193. ISBN: 963-9364-48-7.
Název česky
VIRTA: Analýza a zlepšení testovatelnosti založená na virtuálních portech
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Strnadel Josef, Ing., Ph.D. (UPSY)
Klíčová slova

Testability analysis, data-path, register-transfer level, transparency, I-path concept, virtual port, digraph, test-pattern data-flow digraph, test-response data-flow digraph, graph algorithm, design for testability, scan, benchmark circuit.

Abstrakt

Článek se zabývá analýzou datové cesty číslicového obvodu na úrovni meziregistrových přenosů a využitím jejích výsledků ve vybraných oblastech diagnostiky číslicových systémů. Metoda je založena na tzv. virtuálních portech, konstrukci dvojice speciálních orientovaných grafů (graf datového toku testovacích vzorků, graf datového toku odezev) a jejich analýze.

Rok
2005
Strany
190–193
Sborník
Proceedings of 8th IEEE Design and Diagnostic of Electronic Circuits and Systems Workshop
ISBN
963-9364-48-7
Vydavatel
University of West Hungary
Místo
Sopron
BibTeX 
@inproceedings{BUT21464,
  author="Josef {Strnadel}",
  title="VIRTA: Virtual Port Based Register-Transfer Level Testability Analysis and Improvements",
  booktitle="Proceedings of 8th IEEE Design and Diagnostic of Electronic Circuits and Systems Workshop",
  year="2005",
  pages="190--193",
  publisher="University of West Hungary",
  address="Sopron",
  isbn="963-9364-48-7"
}
Nahoru