Detail publikace

Web-Based Simulator of Superscalar RISC-V Processors

JAROŠ, J.; MAJER, M.; HORKÝ, J.; VÁVRA, J. Web-Based Simulator of Superscalar RISC-V Processors. 2024. p. 0-0.
Typ
různé
Jazyk
anglicky
Autoři
Jaroš Jiří, doc. Ing., Ph.D. (UPSY)
Majer Michal, Ing.
Horký Jakub, Ing.
Vávra Jan, Ing.
Abstrakt

Ovládnutí výpočetních architektur je klíčové pro vývoj rychlých a energeticky úsporných programů. Náš pokročilý simulátor umožňuje studentům i profesionálům proniknout do základů superskalárních procesorů RISC-V, HW/SW codesignu a optimalizačních technik pro HPC. Nabízí přizpůsobitelnou architekturu procesoru i paměti, plnou podporu kompilátoru C a podrobné runtime statistiky, což z něj činí komplexní vzdělávací nástroj. Díky modernímu, webovému rozhraní můžete snadno rozvíjet své znalosti a dovednosti v oblasti výpočetních architektur.

Rok
2024
BibTeX 
@misc{BUT192198,
  author="Jiří {Jaroš} and Michal {Majer} and Jakub {Horký} and Jan {Vávra}",
  title="Web-Based Simulator of Superscalar RISC-V Processors",
  year="2024",
  url="https://www.fit.vut.cz/research/publication/13258/",
  note="miscellaneous"
}
Soubory
Nahoru