Detail publikace

Testing PCBs Based on Boundary Scan and EDIF Data Analysis

KOTÁSEK, Z.; TOMÍŠEK, P.; ZBOŘIL, F. Testing PCBs Based on Boundary Scan and EDIF Data Analysis. Proceedings of the DDECS'98. Szczyrk: unknown, 1998. p. 95-101. ISBN: 83-908409-6-0.
Název česky
Testování PCB založené na Boundary scan a EDIF analýze dat
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kotásek Zdeněk, doc. Ing., CSc.
Tomíšek Petr
Zbořil František, doc. Ing., CSc. (UITS)
Klíčová slova

Hraniční snímání, Testování PCB, Xilinx FPGA, EDIF analýza dat

Abstrakt

Příspěvek popisuje praktický přístup k testování PCB s Xilinx FPGA. Přístup je založen na PCB síťové analýze, která je integrální součástí dat EDIF (Electronic Design Interchange Format), odhalující existující spojení na PCB pomocí řetězu hraničního snímání a srovnáním obou výsledků. Předpokládá se, že vyvinutý software bude použit pro ladění PCB s Xilinx FPGA. Cílem výskumných aktivit je vývoj výkonných, snadno použivatelných programových prostředků.

Rok
1998
Strany
95–101
Sborník
Proceedings of the DDECS'98
ISBN
83-908409-6-0
Vydavatel
unknown
Místo
Szczyrk
BibTeX 
@inproceedings{BUT191444,
  author="Zdeněk {Kotásek} and Petr {Tomíšek} and František {Zbořil}",
  title="Testing PCBs Based on Boundary Scan and EDIF Data Analysis",
  booktitle="Proceedings of the DDECS'98",
  year="1998",
  pages="95--101",
  publisher="unknown",
  address="Szczyrk",
  isbn="83-908409-6-0"
}
Nahoru