Detail publikace
Accelerating IDS Using TLS Pre-Filter in FPGA
Šišmiš Lukáš, Ing. (UPSY)
Matoušek Jiří, Ing., Ph.D. (UPSY)
Kořenek Jan, doc. Ing., Ph.D. (UPSY)
TLS, acceleration, FPGA, IDS, 100G Ethernet, 400G Ethernet
IDS systémy jsou široce používaným nástrojem pro zabezpečení sítě. Dosažení dostatečné propustnosti je však s rostoucí rychlostí síťových linek na 100 nebo 400 Gb/s velmi obtížné. Navzdory velkému počtu prací zaměřených na hardwarovou akceleraci IDS se tyto přístupy většinou omezují na akceleraci vyhledávání řetězců popsaných regulárními výrazy nebo nepodporují všechny typy pravidel IDS. Proto navrhujeme hardwarovou akceleraci, která výrazně zvyšuje propustnost IDS, aniž by omezovala funkčnost nebo typy podporovaných pravidel. Protože systémy IDS nemohou porovnávat signatury v šifrovaném síťovém provozu, navrhujeme hardwarový prefiltr TLS, který odstraňuje šifrovaný provoz TLS ze zpracování v IDS a zdvojnásobuje průměrnou rychlost zpracování. Prefiltr, implementovaný na akcelerační kartě s FPGA Intel Agilex, podporuje propustnost 100 a 400 Gb/s. Návrh hardware je optimalizován tak, aby bylo dosaženo vysoké frekvence a bylo využito jen nezbytně nutné množství zdrojů FPGA.
@inproceedings{BUT185159,
author="Vlastimil {Košař} and Lukáš {Šišmiš} and Jiří {Matoušek} and Jan {Kořenek}",
title="Accelerating IDS Using TLS Pre-Filter in FPGA",
booktitle="Proceedings - IEEE Symposium on Computers and Communications",
year="2023",
pages="436--442",
publisher="IEEE Computer Society",
address="Tunis",
doi="10.1109/ISCC58397.2023.10218049",
isbn="979-8-3503-0048-2",
url="https://ieeexplore.ieee.org/document/10218049"
}