Detail publikace
Delay-aware evolutionary optimization of digital circuits
Logická optimalizace, Kartézské genetické programování, Evoluční resyntéza
V nedávné době se úspěšně podařilo aplikovat techniky strojového učení v mnohých oblastech vývoje digitáních obvodů, jako je např. logická syntéza. Jedním z prezentovaných přístupů je evoluční resyntéza. Ta je založena na iterativní optimalizaci částí původního obvodu. Hlavní výhodou je překonání některých problémů spojených s využíváním evolučních algoritmů pro práci s komplexními obvody. Úspěšnost této metody ovšem závisí na schopnosti nalezení vhodných podobvodů pro následnou optimalizaci. Narozdíl od evoluční optimalizace prováděné nad celými obvody dokáže tento přístup produkovat mnohem lepší výsledky. V této publikaci anayzujeme dopady lokální evoluční optimalizace na zpoždění obvodu a navrhujeme modifikaci pro tento typ optimalizace. Tato modifikace umožňuje udržení zpoždění obvodu na požadované hodnotě. Vyhodnocení metody je provedeno na souboru netriviálních benchmarků reprezentujících reálné obvody a demonstruje, že je možné obvod vhodně zoptimalizovat ve smyslu počtu jeho hradel za udržení jeho zpoždění na požadované hodnotě.
@inproceedings{BUT178169,
author="Jitka {Kocnová} and Zdeněk {Vašíček}",
title="Delay-aware evolutionary optimization of digital circuits",
booktitle="Proceedings of IEEE Computer Society Annual Symposium on VLSI, ISVLSI",
year="2022",
pages="188--193",
publisher="IEEE Computer Society",
address="Nicosia, Cyprus",
doi="10.1109/ISVLSI54635.2022.00045",
isbn="978-1-6654-6605-9"
}