Detail publikace
Optimization of BDD-based Approximation Error Metrics Calculations
approximate computing, error evaluation, relaxed equivalence checking
Zavedené softwarové metody pro automatizovaný návrh aproximativních implementací aritmetických obvodů jsou založeny na rychlém a přesném vyhodnocování aproximativních kandidátních implementací. Pro urychlení vyhodnocování chyb obvodů navrhujeme čtyři nové algoritmy pro přesnou analýzu největší a průměrné absolutní chyby založené na binárních rozhodovacích diagramech. Protože tyto algoritmy nepočítají absolutní hodnoty v charakteristické funkci, která porovnává kandidátní aproximovaný obvod s referečním obvodem, je vyhodnocení chyb podstatně rychlejší než původní analýza chyb založená na BDD. Navržené algoritmy jsou v průměru třikrát rychlejší (v některých případech až třicetkrát rychlejší) než základní algoritmus pro 8 až 32bitové přibližné sčítačky. Tyto výsledky byly získány z více než 49 tisíc běhů s různými konfiguracemi. Navržené algoritmy pro vyhodnocování chyb jsou k dispozici jako open-source software https://github.com/ehw-fit/bdd-evaluation.
@inproceedings{BUT177787,
author="Vojtěch {Mrázek}",
title="Optimization of BDD-based Approximation Error Metrics Calculations",
booktitle="IEEE Computer Society Annual Symposium on VLSI (ISVLSI '22)",
year="2022",
pages="86--91",
publisher="Institute of Electrical and Electronics Engineers",
address="Paphos",
doi="10.1109/ISVLSI54635.2022.00028",
isbn="978-1-6654-6605-9"
}