Detail publikace
Automatically-Designed Fault-Tolerant Systems: Failed Partitions Recovery
Návrh systémů odolných proti poruchám, elektronická automatizace návrhu, vkládání redundance, alokace redundance, Multiple-choice Knapsack Problem, FPGA, VHDL, t50
Článek prezentuje a popisuje naše metody a nástroje pro automatický návrh systémů odolných proti poruchám ze systémů neodolných. Sada nástrojů je složena z komponent, jejichž hlavním cílem je izolace algoritmů pro zajištění jejich znovupoužitelnosti mezi různými jazyky návrhu i různými úrovněmi abstrakce popisu. V tomto článku jsou naše metody demonstrovány na systému popsáném v jazyce VHDL. Experimentální část článku prezentuje automatickou syntézu benchmarkového obvodu do jeho odolné podoby při pevně dané a omezené ploše na čipu. Cílem optimalizace bylo maximalizovat medián času do poruchy (tzv. Time to Failure). Tento parametr je též znám pod názvem t50. Hlavní částí experimentu je vložení komponenty pro řízení tzv. částečné dynamické rekonfigurace. Tato následně zajišťuje obnovu selhávající komponenty v systému. Dva experimentální systémy využívající tuto technologii vykazují slibné výsledky z pohledu jejich odolnosti proti poruchám. Systém s obnovou, ve kterém je řízení rekonfigurace umístěno mimo obvod FPGA (tj. v jiném odolném čipu), dosahuje o 70 % lepší parametr t50, ve srovnání se systémem bez obnovy.
@inproceedings{BUT175799,
author="Jakub {Lojda} and Richard {Pánek} and Zdeněk {Kotásek}",
title="Automatically-Designed Fault-Tolerant Systems: Failed Partitions Recovery",
booktitle="2021 IEEE East-West Design and Test Symposium, EWDTS 2021 - Proceedings",
year="2021",
pages="26--33",
publisher="Institute of Electrical and Electronics Engineers",
address="Batumi",
doi="10.1109/EWDTS52692.2021.9580996",
isbn="978-1-6654-4503-0",
url="https://www.fit.vut.cz/research/publication/12529/"
}