Detail publikace

A Fast Design Space Exploration Framework for the Deep Learning Accelerators: Work-in-Progress

COLUCCI, A.; MARCHISIO, A.; BUSSOLINO, B.; MRÁZEK, V.; MARTINA, M.; MASERA, G.; SHAFIQUE, M. A Fast Design Space Exploration Framework for the Deep Learning Accelerators: Work-in-Progress. In 2020 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS)}. Singapore: Institute of Electrical and Electronics Engineers, 2020. p. 34-36. ISBN: 978-1-7281-9198-0.
Název česky
Rychlý framework pro prohledávání a návrh konfigurací akcelerátorů hlubokých neuronových sítí
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
COLUCCI, A.
MARCHISIO, A.
BUSSOLINO, B.
Mrázek Vojtěch, Ing., Ph.D. (UPSY)
MARTINA, M.
MASERA, G.
Shafique Muhammad (FIT)
Klíčová slova

Design Space Exploration, Hardware Accelerator, Capsule Networks, Convolutional Neural Networks, Training

Abstrakt

Capsulové sítě (CapsNets) jsou pokročilou formou konvolučních neuronových sítí (CNN), schopné učit se prostorové vztahy a neměnné vůči transformacím. CapsNets vyžaduje složité maticové operace, pro které nejsou aktuální akcelerátory optimalizovány, jak pro trénování, tak pro inferenci. Současné nejmodernější simulátory a nástroje pro prohledávání stavového prostoru (DSE) pro hardwarové akcelerátory neuronových sítí zanedbávají modelování trénování a navíc je prohledávání časově náročné, což zpomaluje kompletní návrh akcelerátoru. Tyto překážky omezují aplikace CapsNets v reálném světě (např. Autonomní řízení a robotika), jakož i další vývoj DNN ve scénářích real-time učení, které vyžadují trénování na zařízeních s nízkou spotřebou energie. K tomu představujeme XploreDL, nový framework pro rychlé, ale přesné prohledávání jak pro inferenční, tak pro tréninkové akcelerátory, podporující operace CNN i CapsNets. XploreDL umožňuje návrh efektivních akcelerátorů se zaměřením na výkon, plochu a latenci, přičemž hledá Pareto optimální řešení. XploreDL může dosáhnout stejné věrnosti jako SCALE-sim společnosti ARM, zatímco poskytuje 600x zrychlení a má 50x nižší paměťovou náročnost.

Rok
2020
Strany
34–36
Sborník
2020 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS)}
ISBN
978-1-7281-9198-0
Vydavatel
Institute of Electrical and Electronics Engineers
Místo
Singapore
DOI
10.1109/CODESISSS51650.2020.9244038
UT WoS
000833313100014
EID Scopus
2-s2.0-85097640545
BibTeX 
@inproceedings{BUT168152,
  author="COLUCCI, A. and MARCHISIO, A. and BUSSOLINO, B. and MRÁZEK, V. and MARTINA, M. and MASERA, G. and SHAFIQUE, M.",
  title="A Fast Design Space Exploration Framework for the Deep Learning Accelerators: Work-in-Progress",
  booktitle="2020 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS)}",
  year="2020",
  pages="34--36",
  publisher="Institute of Electrical and Electronics Engineers",
  address="Singapore",
  doi="10.1109/CODESISSS51650.2020.9244038",
  isbn="978-1-7281-9198-0",
  url="https://www.fit.vut.cz/research/publication/12420/"
}
Nahoru