Detail publikace
ApproxFPGAs: Embracing ASIC-based Approximate Arithmetic Components for FPGA-Based Systems
Mrázek Vojtěch, Ing., Ph.D. (UPSY)
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Shafique Muhammad (FIT)
Approximate Computing, FPGA, ASIC, Adder, Multiplier, Arithmetic Units, Machine Learning
V dnešní době probíhá výzkum návrhu aproximativních (přibližných) obvodů (AC) pro ASIC. Předchozí studie však ukázaly, že AC založené na ASIC technologii nenabízí takový přínos v akcelerátorech založených na FPGA. Proto AC, která může být Pareto-optimální pro ASIC, nemusí být vhodné pro FPGA. V této práci představujeme metodiku ApproxFPGA, která využívá modely strojového učení ke zkrácení doby výběru vhodných AC založených na ASIC pro technologii FPGA. Provádíme také případovou studii k ilustraci výhod získaných nasazením těchto optimálních FPGA-AC. V automatizačním nástroji AutoAx systematicky generujeme Pareto-optimální přibližné akcelerátory, které lze nasadit v systémech založených na FPGA a tím dosáhnout vysokého výkonu nebo nízké spotřeby energie.
@inproceedings{BUT168121,
author="PRABAKARAN, B. and MRÁZEK, V. and VAŠÍČEK, Z. and SEKANINA, L. and SHAFIQUE, M.",
title="ApproxFPGAs: Embracing ASIC-based Approximate Arithmetic Components for FPGA-Based Systems",
booktitle="2020 57th ACM/IEEE Design Automation Conference (DAC)",
year="2020",
pages="1--6",
publisher="Institute of Electrical and Electronics Engineers",
address="San Francisco",
doi="10.1109/DAC18072.2020.9218533",
isbn="978-1-4503-6725-7",
url="https://arxiv.org/abs/2004.10502"
}