Detail publikace

Reliability Analysis of Reconfiguration Controller for FPGA-Based Fault Tolerant Systems: Case Study

PÁNEK, R.; LOJDA, J.; PODIVÍNSKÝ, J.; KOTÁSEK, Z. Reliability Analysis of Reconfiguration Controller for FPGA-Based Fault Tolerant Systems: Case Study. In 2020 International Symposium on VLSI Design, Automation, and Test (VLSI-DAT) : proceedings of technical papers. Hsinchu: IEEE Computer Society, 2020. p. 121-124. ISBN: 978-1-7281-6083-2.
Název česky
Spolehlivostní analýza řadiče rekonfigurace pro systémy odolné proti poruchám: případová studie
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Pánek Richard, Ing. (UPSY)
Lojda Jakub, Ing., Ph.D. (UPSY)
Podivínský Jakub, Ing., Ph.D. (UFYZ)
Kotásek Zdeněk, doc. Ing., CSc.
Klíčová slova

Fault-Tolerant, Partial Dynamic Reconfiguration Controller, Fault Tolerance Property Estimation, FT-EST

Abstrakt

Tento článek se zabývá analýzou spolehlivosti řadiče rekonfigurace, který může být součástí řídicího systému odolného proti poruchám. Tento řadič je navržen pro FPGA, kdy využívá částečnou dynamickou rekonfiguraci FPGA k opravě potenciálních poruch v konfigurační paměti FPGA. Tyto poruchy, které se nazývají SEU, mohou být vyvolány radiačními účinky. Proto je při navrhování obvodů pro kritická prostředí měření nebo odhad odolnosti proti poruchám velmi důležitý. Spolehlivost samotného řadiče rekonfigurace je tedy významná, proto se využívá framework FST-EST (Fault Tolerance ESTimation), který nalezne kritické konfigurační bity obvodu. Dva přístupy jsou použity a porovnány: vyhodnocení pouze použitých LUT a vyhodnocení všech konfiguračních bitů. Zjistili jsme 20-násobné snížení časové náročnosti na úkor nepatrného snížení množství objevených kritických konfiguračních bitů. Získané výsledky jsou téměř rovnocenné.

Rok
2020
Strany
121–124
Sborník
2020 International Symposium on VLSI Design, Automation, and Test (VLSI-DAT) : proceedings of technical papers
ISBN
978-1-7281-6083-2
Vydavatel
IEEE Computer Society
Místo
Hsinchu
DOI
10.1109/VLSI-DAT49148.2020.9196269
UT WoS
000612045400011
EID Scopus
2-s2.0-85093667469
BibTeX 
@inproceedings{BUT168116,
  author="Richard {Pánek} and Jakub {Lojda} and Jakub {Podivínský} and Zdeněk {Kotásek}",
  title="Reliability Analysis of Reconfiguration Controller for FPGA-Based Fault Tolerant Systems: Case Study",
  booktitle="2020 International Symposium on VLSI Design, Automation, and Test (VLSI-DAT) : proceedings of technical papers",
  year="2020",
  pages="121--124",
  publisher="IEEE Computer Society",
  address="Hsinchu",
  doi="10.1109/VLSI-DAT49148.2020.9196269",
  isbn="978-1-7281-6083-2",
  url="https://www.fit.vut.cz/research/publication/12101/"
}
Nahoru