Fault Recovery for Coarse-Grained TMR Soft-Core Processor Using Partial Reconfiguration and State Synchronization

TMR, fault recovery, state synchronization, processor, FPGA reconfiguration

Obvody SRAM FPGA jsou dnes stále častěji integrovány do bezpečnostně kritických systému. Tyto číslicové obvody poskytují vhodnou platformu pro implementaci systémů odolných proti poruchám splňující kompromis mezi výkonem, spolehlivostí, cenou obvodu a režií spotřebovaných zdrojů obvodu FPGA. Nicméně technologie SRAM je citlivá na vznik poruch typu SEU, které mohou způsobit překlopení paměťových bitů v konfigurační paměti a aplikační logice a ovlivnit tak vnitřní propojení obvodů, paměťové bloky a registry a funkci obvodů. To je důvodem pro nutnost implementace technik zabezpečení obvodů a tolerance poruch. Strategie pro zabezpečení obvodů proti poruchám typu SEU může kombinovat obvodovou redundanci a částečnou dynamickou rekonfiguraci (PDR).  Výsledný mechanismus může implementovat detekci poruch, opravu poruch a zotavení stavu po vzniku poruchy. Nejpoužívanější technikou je trojitá modulární redundance (TMR), jenž lze použít na různých úrovních abstrakce obvodů. Techniky TMR a PDR jsou často kombinovány v jedné rekonfigurovatelné architektuře. Minimalizace doby mezi vznikem poruchy a její opravou je velmi důležitá pro maximální dostupnost systému. Proces zotavení z poruchy lze rozdělit na fáze: 1) detekce poruchy, 2) odstranění poruchy za pomocí rekonfigurace a 3) synchronizace stavu pro dosažení konzistentního stavu v celém systému odolném proti poruchám. Tento příspěvek představuje techniku pro zotavení systému se soft-core procesorem NEO430 z poruchy za jeho běhu.