Detail publikace
Evaluation Platform For Testing Fault Tolerance: Testing Reliability of Smart Electronic Locks
Lojda Jakub, Ing., Ph.D. (UPSY)
Pánek Richard, Ing. (UPSY)
Čekan Ondřej, Ing., Ph.D. (UFYZ)
Krčma Martin, Ing., Ph.D. (UFYZ)
Kotásek Zdeněk, doc. Ing., CSc.
Elektronický zámek, krokový motor, FPGA, odolnost proti poruchám, injekce poruch
Tato publikace představuje zkoumání vlivů poruch na řídicí jednotku chytrých elektronických zámků. Krokový motorek je často používán jako aktuátor chytrých zámků a jeho řídicí jednotka je obvykle implementována pomocí procesoru. Cílem této práce je prozkoumat dopad poruch, které se mohou vyskytnou v řídicím procesoru. Je třeba poznamenat, že poruchy v takových elektronických systémech lze vyvolat i uměle, obvykle s postranními motivy. Procesor může být implementován v FPGA, což umožní simulaci HW poruch v procesoru. To nám umožňuje použít dříve vyvinutou platformu pro testování odolnosti proti poruchám. Tato platforma nám umožňuje sledovat dopad poruch na elektroniku i mechanickou část elektromechanického systému. Součástí tohoto článku je vyhodnocení chyb injektovaných do procesoru implementovaného na FPGA. Byly provedeny experimenty s injekcí jednonásobných i vícenásobných poruch.
@inproceedings{BUT162658,
author="Jakub {Podivínský} and Jakub {Lojda} and Richard {Pánek} and Ondřej {Čekan} and Martin {Krčma} and Zdeněk {Kotásek}",
title="Evaluation Platform For Testing Fault Tolerance: Testing Reliability of Smart Electronic Locks",
booktitle="2020 IEEE 11th Latin American Symposium on Circuits & Systems (LASCAS)",
year="2020",
pages="1--4",
publisher="IEEE Circuits and Systems Society",
address="San José",
doi="10.1109/LASCAS45839.2020.9068977",
isbn="978-1-7281-3427-7",
url="https://www.fit.vut.cz/research/publication/12080/"
}