Detail publikace

Efficient On-Chip Randomness Testing Utilizing Machine Learning Techniques

MRÁZEK, V.; SEKANINA, L.; DOBAI, R.; SÝS, M.; ŠVENDA, P. Efficient On-Chip Randomness Testing Utilizing Machine Learning Techniques. IEEE Trans. on VLSI Systems., 2019, vol. 27, no. 12, p. 2734-2744. ISSN: 1063-8210.
Název česky
Efektivní na čipu implementované ověřování náhodnosti dat využívající technik strojového učení
Typ
článek v časopise
Jazyk
anglicky
Autoři
Mrázek Vojtěch, Ing., Ph.D. (UPSY)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY)
Dobai Roland, Ing., Ph.D. (CK-SZZ)
Sýs Marek (VUT)
Švenda Petr
Klíčová slova

randomness testing, evolvable hardware, FPGA

Abstrakt

Ověřování náhodnosti je důležitá procedura, kterou musí podstoupit bitové řetězce produkované kritickými kryptografickými bloky, jakými jsou šifrovací funkce a hašovací funkce. Článek představuje novou platformu pro ověřování náhodnosti dat. Platforma využívá principy genetického programování, což je metoda strojového učení vyvinutá pro automatizovaný návrh programů a obvodů. Platforma dovoluje evolučně navrhovat tzv. rozlišovače náhodnosti přímo na čipu. Každý rozlišovač je reprezentován booleovským polynomem v algebraické normální formě. Ověřování náhodnosti je prováděno pro bitové řetězce, které jsou uloženy v paměti na čipu nebo generovány obvodem umístěným přímo na čipu. Platforma je založena na Xilinx Zynq-7000 All Programmable System on Chip, který obsahuje programovatelné hradlové pole a ARM procesory. Platforma byla testována z pohledu kvality ověřování náhodnosti, výkonnosti a využití zdrojů na čipu. Navzdory příkonu menšímu než 3W poskytuje navržené řešení ověřování náhodnosti kvalitou srovnatelné se standardně používanými bateriemi běžícími na běžném personálním počítači.

Rok
2019
Strany
2734–2744
Časopis
IEEE Trans. on VLSI Systems., roč. 27, č. 12, ISSN 1063-8210
DOI
10.1109/TVLSI.2019.2923848
UT WoS
000508360300004
EID Scopus
2-s2.0-85069509602
BibTeX 
@article{BUT161411,
  author="Vojtěch {Mrázek} and Lukáš {Sekanina} and Roland {Dobai} and Marek {Sýs} and Petr {Švenda}",
  title="Efficient On-Chip Randomness Testing Utilizing Machine Learning Techniques",
  journal="IEEE Trans. on VLSI Systems.",
  year="2019",
  volume="27",
  number="12",
  pages="2734--2744",
  doi="10.1109/TVLSI.2019.2923848",
  issn="1063-8210",
  url="https://www.fit.vut.cz/research/publication/11687/"
}
Nahoru