Reliability Indicators for Automatic Design and Analysis of Fault-Tolerant FPGA Systems

Vyhodnocení odolnosti proti poruchám, automatický návrh systémů odolných proti poruchám, analýza, FPGA, FT-EST, vysokoúrovňová syntéza, Catapult C, Redundantní datové typy

S pronikáním elektronických systémů do oblastí, kde je vyžadována vysoká spolehlivost, vznikají nové metody, které zakomponují spolehlivost do neošetřených systémů. Před samotným využitím těchto metod je nutné danou metodu prakticky otestovat a ohodnotit její účinnost pro danou aplikaci. V našem výzkumu se obecně zabýváme možností urychlení vývoje spolehlivých systémů pomocí automatizace. Pro tyto účely je však vhodné mít rovněž způsob automatického ohodnocení spolehlivosti daného systému. V naší předchozí práci jsme představili FT-EST (Fault Tolerance ESTimation) framework, který slouží k testování elektronických systémů implementovaných do FPGA a zaměřuje se na minimalizaci uživatelské interakce a především na akceleraci samotného testu. V této publikaci využíváme informace obdržené ze zmíněného frameworku k detailnímu ohodnocení systému, jež zachová jisté aspekty oproti pouhému vyčíslení procentuálního zastoupení kritických bitů bitstreamu FPGA. Ve výzkumu se zaměřujeme na SRAM FPGA a jazyk VHDL a C++ v kombinaci s nástroji vysokoúrovňové syntézy (High-level Synthesis, HLS).