Detail publikace
High-Speed Computation of CRC Codes for FPGAs
Cyclic Redundancy Check, CRC, FPGA, Ethernet, high-speed networks
Jak propustnost sítí a paměťových rozhraní neustále roste, jsou potřeba i stále rychlejší kódy na detekci chyb. Cyklické redundantní součty (CRC) jsou běžně používanou třídou kódů na zajištění konzistence dat nebo detekci náhodných změn v nich. Navrhujeme novou FPGA architekturu výpočtu CRC určenou pro obecné vysokorychlostní přenosy dat. Její klíčovou vlastností je umožnění zpracování vícero nezávislých datových paketů (transakcí) v každém taktu hodin, což je nutnou podmínkou k dosažení vysoké celkové propustnosti na velice širokých datových sběrnicích. Experimentální výsledky potvrzují, že navržená architektura dosahuje efektivní propustnost dostatečnou pro využití v několika-terabitových ethernetových sítích (více než 2 Tb/s nebo více než 3000 Mp/s) a to i na jediném Xilinx UltrasScale+ FPGA čipu.
@inproceedings{BUT155117,
author="Lukáš {Kekely} and Jakub {Cabal} and Jan {Kořenek}",
title="High-Speed Computation of CRC Codes for FPGAs",
booktitle="Proceedings of the 2018 International Conference on Field-Programmable Technology (FPT 2018)",
year="2018",
pages="237--240",
publisher="IEEE Computer Society",
address="Naha",
doi="10.1109/FPT.2018.00042",
isbn="978-1-7281-0214-6",
url="https://www.fit.vut.cz/research/publication/11888/"
}